JPH04264775A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置に関し、
特にチャネル層に薄膜多結晶シリコン層を用いた薄膜ト
ランジスタのゲート絶縁耐圧を向上しうる構造およびそ
の製造方法に関するものである。

【０００２】

【従来の技術】図６は、従来の薄膜多結晶シリコントラ
ンジスタの断面構造図である。図示された薄膜トランジ
スタは、ゲートがチャネル層の下に形成されるいわゆる
下ゲートタイプの一般的な構造を示している。図６を参
照して、シリコン酸化膜などの絶縁層２の表面上には導
電性を有する多結晶シリコン層からなるゲート電極１が
形成されている。絶縁層２およびゲート電極１の表面上
にはシリコン酸化膜などからなるゲート酸化膜３が形成
されている。さらに、ゲート酸化膜３の表面上には多結
晶シリコン層４が形成されている。多結晶シリコン層４
中には１対の不純物領域からなるソース・ドレイン領域
５、５が形成されている。そして、ゲート電極１の上部
表面上でソース・ドレイン領域５、５に挟まれた位置に
チャネル領域６が形成されている。

【０００３】次に、図６に示す薄膜トランジスタの製造
工程について説明する。図７ないし図９は薄膜トランジ
スタの製造工程断面図である。

【０００４】まず図７を参照して、絶縁層２の表面上に
膜厚３００ｎｍ程度の多結晶シリコン層を堆積し、フォ
トリソグラフィ法およびエッチング法を用いて所定の形
状にパターニングする。これによりゲート電極１が形成
される。

【０００５】次に、図８を参照して、減圧ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）
法を用いて膜厚４０ｎｍのシリコン酸化膜３を堆積する
。さらにシリコン酸化膜３の表面上に能動体として動作
する第２多結晶シリコン層４を膜厚３０ｎｍ程度堆積す
る。

【０００６】さらに、図９を参照して、多結晶シリコン
層４のチャネルとなるべき領域上にレジストパターン１
１を形成する。そしてレジストパターン１１をマスクと
して多結晶シリコン層４中に不純物イオン１０をイオン
注入する。その後、熱処理を施して多結晶シリコン層４
中に導入された不純物イオンを活性化する。これにより
、１対のソース・ドレイン領域５、５が形成される。

【０００７】以上の工程により図６に示される薄膜トラ
ンジスタが完成する。

【０００８】

【発明が解決しようとする課題】ところが、図６に示す
従来の薄膜トランジスタはゲートに電圧を印加した場合
にゲート電極１の角部において電界集中が生じ、この部
分に位置するゲート酸化膜３が絶縁破壊を起こすという
問題があった。この原因の１つは、ゲート電極１の角部
のような急峻な形状変化を伴う部分には電界集中が生じ
やすいことが挙げられる。また、他の原因としてはゲー
ト酸化膜３を形成する際、ゲート電極１の角部近傍では
ゲート酸化膜３の膜厚が他の平坦な部分に比べて薄くな
ることが挙げられる。

【０００９】また、ゲート酸化膜３の膜厚が全体に薄い
場合には、ゲート側壁部においてバンド間のキャリアト
ンネリング現象によってゲート電極１とソース・ドレイ
ン領域５、５との間にゲート誘起ドレインリーク電流が
発生するという問題も生じた。

【００１０】したがって、この発明は上記のような問題
点を解消するためになされたもので、ゲート絶縁耐圧の
向上が可能な半導体装置およびその製造方法を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】この発明による半導体装
置は、第１絶縁層上に形成された電極層と、この電極層
の表面を覆う第２絶縁層と、第２絶縁層の表面を覆う半
導体層と、半導体層中に形成された１対の不純物領域と
、半導体層中に形成され、１対の不純物領域の間に位置
するチャネル領域とを備える。そして、第２絶縁層は、
各々不純物領域と電極層との間に位置する部分の膜厚が
、チャネル領域と電極層との間に位置する部分の膜厚よ
り大きく形成されている。

【００１２】また、絶縁層上に形成された薄膜トランジ
スタを有する半導体装置の製造方法は、以下の工程を備
えている。

【００１３】まず、第１絶縁層の表面上に導電層、第２
絶縁層および耐酸化層を順次形成する。次に、耐酸化層
、第２絶縁層および導電層を所定の形状にパターニング
する。さらに、熱酸化処理を施して耐酸化層をマスクと
して導電層の側壁に熱酸化膜を形成する。次に、耐酸化
層を除去した後、第２絶縁層、熱酸化膜の表面上に半導
体層を形成する。そして、半導体層中に不純物を導入し
、導電層の少なくとも上部表面上にチャネル領域が形成
されるように１対の不純物領域を形成する。

【００１４】

【作用】この発明による半導体装置は、不純物領域と電
極層との間の絶縁層の膜厚を厚く形成している。このた
めに、ゲート電極と不純物領域との間の絶縁性が向上す
ることにより半導体装置のゲート絶縁耐圧が向上する。

【００１５】また、この発明による半導体装置の製造方
法においては、ゲート酸化膜の表面を耐酸化層でマスク
した状態で熱酸化処理を施している。このために、ゲー
ト酸化膜以外の領域に熱酸化膜が形成されることによっ
て電極層と不純物層との間の絶縁層の膜厚が増大する。 これにより、半導体装置のゲート絶縁耐圧が向上する。

【００１６】

【実施例】以下、この発明の実施例について図を用いて
説明する。

【００１７】図１はこの発明の一実施例による薄膜トラ
ンジスタの断面構造図である。図１を参照して、シリコ
ン酸化膜などの絶縁層２の表面上に第１の多結晶シリコ
ン層からなるゲート電極１が形成されている。ゲート電
極１の上部表面上にはゲート酸化膜３が形成されている
。また、ゲート電極１の角部および側面上には熱酸化処
理により形成された第１側壁絶縁層７が形成されている
。さらに、第１側壁絶縁層７の側面にはシリコン酸化膜
などからなる第２側壁絶縁層８が形成されている。さら
に絶縁層２、第１および第２側壁絶縁層７、８ならびに
ゲート酸化膜３の表面上には第２の多結晶シリコン層（
半導体層）４が形成されている。多結晶シリコン層４中
にはｐ型の不純物領域からなるソース・ドレイン領域５
、５が形成されている。この多結晶シリコン層４におい
て１対のソース・ドレイン領域５、５の間に挟まれる領
域がトランジスタのチャネル領域６を構成する。

【００１８】図１に示す薄膜トランジスタの特徴点は、
ゲート電極１の角部および側面において第１側壁絶縁層
７の膜厚がゲート酸化膜３の膜厚よりも大きく形成され
ていることである。これによりゲート電極１の角部に生
じる電界集中によってゲート電極１とソース・ドレイン
領域５との間に位置するゲート酸化膜３が絶縁破壊され
るのを防止することができる。また、ゲート電極１の側
壁とソース・ドレイン領域５との間には第１および第２
の側壁絶縁層７，８が介在している。このために、ゲー
ト電極１とソース・ドレイン領域５との間の絶縁層は薄
膜化することによって生じるキャリアトンネリング現象
の発生を防止することができる。

【００１９】次に、図１に示す薄膜トランジスタの製造
方法について説明する。図２ないし図５はその製造工程
断面図である。

【００２０】まず、図２を参照して、絶縁層２の表面上
にたとえば減圧ＣＶＤ法を用いて第１の多結晶シリコン
層を形成する。次に、第１多結晶シリコン層の表面上に
減圧ＣＶＤ法を用いてゲート酸化膜３を堆積する。さら
に、その表面上にＣＶＤ法を用いてシリコン窒化膜９を
堆積する。そして、フォトリソグラフィ法およびエッチ
ング法を用いて所定の形状にパターニングする。これに
よりゲート電極１およびゲート酸化膜３が形成される。 ゲート酸化膜３の表面上はシリコン窒化膜９に覆われて
いる。

【００２１】次に、図３を参照して、熱酸化法を用いて
多結晶シリコンからなるゲート電極１の露出した側部表
面に熱酸化膜７を形成する。シリコン窒化膜９は耐酸化
性を有している。したがって、この熱酸化工程において
、シリコン窒化膜９に覆われたゲート酸化膜３は酸化さ
れることなく堆積の膜厚を維持する。ただし、ゲート電
極１の角部とゲート酸化膜３との界面で熱酸化が進行し
、ゲート電極１の角部に熱酸化膜７が侵入して形成され
る。

【００２２】さらに、図４を参照して、全面にシリコン
酸化膜などの絶縁層を堆積し、この絶縁層を異方性エッ
チングにより選択的に除去する。そして、第１側壁絶縁
層７の側壁に第２側壁絶縁層８を形成する。次に、ゲー
ト酸化膜３の上に残余したシリコン窒化膜９を熱燐酸な
どを用いて除去する。

【００２３】さらに、図５を参照して、全面にチャネル
用の第２多結晶シリコン層４をたとえば減圧ＣＶＤ法で
堆積する。そして、多結晶シリコン層４の表面上にチャ
ネル形成用のレジストパターン１１を形成する。そして
、このレジストパターン１１をマスクとして多結晶シリ
コン層４中にボロン（Ｂ）またはＢＦ２　などのｐ型不
純物１０をイオン注入する。そして、活性化のための熱
処理を施す。これにより多結晶シリコン層４中の１対の
ソース・ドレイン領域５、５が形成される。その後、レ
ジストパターン１１を除去する。

【００２４】このように、ゲート電極１の角部において
は、熱酸化による第１側壁絶縁層７が形成されることに
よってゲート電極１の角部は鈍角化するとともに、ソー
ス・ドレイン領域５とゲート電極１との間の絶縁層の厚
みが増大する。これによりゲートの絶縁耐圧が向上する
。また、ゲート電極１の側壁とこの側面に対向するソー
ス・ドレイン領域５との間には第１および第２の側壁絶
縁層７、８が形成されている。したがって、この両者の
間の絶縁層の膜厚が増大することにより、キャリアトン
ネリング現象の発生を防止し、ドレインリーク電流の発
生が防止される。

【００２５】次に、上記実施例の変形例について説明す
る。図３ないし図４に該当する工程において、ゲート酸
化膜３の表面上に形成されたシリコン窒化膜９は熱酸化
工程の後、熱燐酸を用いて除去される。このときゲート
酸化膜３の一部が同時に除去され、ゲート酸化膜３は所
定の膜厚以下に減少させられる。これを防止するために
、シリコン窒化膜９を除去した後、希弗酸を用いてゲー
ト電極１上の薄いゲート酸化膜３を除去する。その後、
再び減圧ＣＶＤ法を用いてゲート酸化膜３を所定の膜厚
に堆積する。これにより、ゲート酸化膜３の膜厚を所定
の値に設定することができる。

【００２６】さらに、多結晶シリコン層４中に形成され
たチャネル領域６にはしきい値電圧ｖｔｈを制御するた
めに不純物を注入する工程を加えてもよい。

【００２７】なお、上記の例ではｐＭＯＳ薄膜トランジ
スタの例について説明したが、ｎＭＯＳ薄膜トランジス
タに対しても本発明を適用することができる。

【００２８】

【発明の効果】以上のように、この発明によればゲート
電極層の上にゲート絶縁層を介してチャネルが形成され
る半導体装置において、ゲート電極の角部に形成される
ゲート絶縁層の膜厚を熱酸化法を用いて厚く形成するこ
とにより、ゲートの絶縁耐圧が向上した半導体装置を実
現することができる。

【図面の簡単な説明】

【図１】この発明による薄膜トランジスタの断面構造図
である。

【図２】図１に示す薄膜トランジスタの製造工程の第１
工程図である。

【図３】図１に示す薄膜トランジスタの製造工程の第２
工程図である。

【図４】図１に示す薄膜トランジスタの製造工程の第３
工程図である。

【図５】図１に示す薄膜トランジスタの製造工程を示す
第４工程図である。

【図６】従来の薄膜トランジスタの断面構造図である。

【図７】図６に示す薄膜トランジスタの製造工程を示す
第１工程図である。

【図８】図６に示す薄膜トランジスタの製造工程を示す
第２工程図である。

【図９】図６に示す薄膜トランジスタの製造工程を示す
第３工程図である。

【符号の説明】

１　　ゲート電極 ２　　絶縁層 ３　　ゲート酸化膜 ４　　多結晶シリコン層 ５　　ソース・ドレイン ６　　チャネル領域 ７　　第１側壁絶縁層 ８　　第２側壁絶縁層 ９　　シリコン窒化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　第１絶縁層上に形成された電極層と、
   前記電極層の表面を覆う第２絶縁層と、前記第２絶縁層
   の表面を覆う半導体層と、前記半導体層中に形成された
   １対の不純物領域と、前記半導体層中に形成され、前記
   １対の不純物領域の間に位置するチャネル領域とを備え
   、前記第２絶縁層は、各々の前記不純物領域と前記電極
   層との間に位置する部分の膜厚が、前記チャネル領域と
   前記電極層との間に位置する部分の膜厚より大きく形成
   されている、半導体装置。
2. 【請求項２】　　第１絶縁層上に形成された薄膜トラン
   ジスタを有する半導体装置の製造方法であって、前記第
   １絶縁層の表面上に導電層、第２絶縁層および耐酸化層
   を順次形成する工程と、前記耐酸化層、前記第２絶縁層
   および前記導電層を所定の形状にパターニングする工程
   と、熱酸化処理を施して前記耐酸化層をマスクとして前
   記導電層の側壁に熱酸化膜を形成する工程と、前記耐酸
   化層を除去した後、前記第２絶縁層および前記熱酸化膜
   の表面上に半導体層を形成する工程と、前記半導体層中
   に不純物を導入し、前記導電層の少なくとも上部表面上
   にチャネル領域が形成されるように１対の不純物領域を
   形成する工程とを備えた、半導体装置の製造方法。