JPH04264788A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路Info
- Publication number
- JPH04264788A JPH04264788A JP9124863A JP2486391A JPH04264788A JP H04264788 A JPH04264788 A JP H04264788A JP 9124863 A JP9124863 A JP 9124863A JP 2486391 A JP2486391 A JP 2486391A JP H04264788 A JPH04264788 A JP H04264788A
- Authority
- JP
- Japan
- Prior art keywords
- pulse current
- transistor
- current source
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はレーザダイオード駆動回
路に関する。
路に関する。
【０００２】このようなダイオード駆動回路は例えばデ
ジタルデータ通信システムにおける信号伝送装置等に適
用されるが、近年、装置の小形化に伴って回路の集積化
が要求されている。そこで、レーザダイオード（ＬＤ）
駆動回路では、このような集積化に伴って消費電流を抑
え、又、低電源電圧化することが必要である。
ジタルデータ通信システムにおける信号伝送装置等に適
用されるが、近年、装置の小形化に伴って回路の集積化
が要求されている。そこで、レーザダイオード（ＬＤ）
駆動回路では、このような集積化に伴って消費電流を抑
え、又、低電源電圧化することが必要である。
【０００３】
【従来の技術】図６は従来の一例の回路図を示す。同図
において、伝送データ信号源１からのマーク率１／２の
伝送データ信号はインバータ２，コンデンサ３，抵抗４
を介してカレントスイッチ回路５に供給され、これをス
イッチングする。カレントスイッチ回路５はトランジス
タＱ１ ，Ｑ２ にて構成されており、特に、トランジ
スタＱ２ は電源電圧端子間にパルス電流用トランジス
タ６，ＬＤ７と直列に接続され、そのベースに基準電圧
Ｖｒｅｆ を印加されている。伝送データ信号がＨのと
き、トランジスタＱ１ はオン、トランジスタＱ２ は
オフで、ＬＤ７にパルス電流は流れず、一方、伝送デー
タ信号がＬのとき、トランジスタＱ１ はオフ、トラン
ジスタＱ２ はオンで、ＬＤ７にパルス電流が流れる。
において、伝送データ信号源１からのマーク率１／２の
伝送データ信号はインバータ２，コンデンサ３，抵抗４
を介してカレントスイッチ回路５に供給され、これをス
イッチングする。カレントスイッチ回路５はトランジス
タＱ１ ，Ｑ２ にて構成されており、特に、トランジ
スタＱ２ は電源電圧端子間にパルス電流用トランジス
タ６，ＬＤ７と直列に接続され、そのベースに基準電圧
Ｖｒｅｆ を印加されている。伝送データ信号がＨのと
き、トランジスタＱ１ はオン、トランジスタＱ２ は
オフで、ＬＤ７にパルス電流は流れず、一方、伝送デー
タ信号がＬのとき、トランジスタＱ１ はオフ、トラン
ジスタＱ２ はオンで、ＬＤ７にパルス電流が流れる。
【０００４】この場合、ＬＤ７の近傍に設けられたフォ
ト・ダイオード（以下、ＰＤという）８にＬＤ７の発光
パワーに応じた電流が流れ、それに応じて制御電圧が出
力され、反転増幅用オペアンプ９，時定数回路１０を介
してバッファトランジスタ１１に供給され、バッファト
ランジスタ１１，バイアス電流用トランジスタ１２及び
パルス電流用トランジスタ６をオンにする。トランジス
タ１２のオンにより、ＬＤ７にバイアス電流が与えられ
、ＰＤ８，オペアンプ９，時定数回路１０，トランジス
タ１１，１２は、ＰＤ８に流れる電流が一定となるよう
に（オペアンプ９の−端子電圧が１．５ Ｖになるよう
に）トランジスタ６，Ｑ２ ，ＬＤ７に流れる電流を制
御する。即ち、ＬＤ７，ＰＤ８，オペアンプ９，時定数
回路１０，トランジスタ１１，１２，６，Ｑ２ にてＡ
ＰＣ（自動パワー制御）ループが構成されており、カレ
ントスイッチ５にて駆動されるパルス電流及びバイアス
電流はＡＰＣループにて制御される構成とされている。
ト・ダイオード（以下、ＰＤという）８にＬＤ７の発光
パワーに応じた電流が流れ、それに応じて制御電圧が出
力され、反転増幅用オペアンプ９，時定数回路１０を介
してバッファトランジスタ１１に供給され、バッファト
ランジスタ１１，バイアス電流用トランジスタ１２及び
パルス電流用トランジスタ６をオンにする。トランジス
タ１２のオンにより、ＬＤ７にバイアス電流が与えられ
、ＰＤ８，オペアンプ９，時定数回路１０，トランジス
タ１１，１２は、ＰＤ８に流れる電流が一定となるよう
に（オペアンプ９の−端子電圧が１．５ Ｖになるよう
に）トランジスタ６，Ｑ２ ，ＬＤ７に流れる電流を制
御する。即ち、ＬＤ７，ＰＤ８，オペアンプ９，時定数
回路１０，トランジスタ１１，１２，６，Ｑ２ にてＡ
ＰＣ（自動パワー制御）ループが構成されており、カレ
ントスイッチ５にて駆動されるパルス電流及びバイアス
電流はＡＰＣループにて制御される構成とされている。
【０００５】
【発明が解決しようとする課題】従来回路は、前述の如
く、ＬＤ７に電流が流れない時（伝送データ信号がＨの
とき）でもトランジスタＱ１ の方に電流が流れる構成
、つまり、常時、トランジスタＱ１ 又はトランジスタ
Ｑ２ のいずれかに電流が流れる構成であるため、消費
電流が多くなる問題点があった。又、電源電圧の値に着
目してみるに、電源電圧端子間に直列に接続されている
素子としては、ＬＤ７及びトランジスタ６，Ｑ２ があ
り、このため、トランジスタ６，Ｑ２ の夫々のエミッ
タ・コレクタ間電圧、ＬＤ７の順方向電圧を考慮に入れ
、又、電源電圧変動も考慮に入れると、電源電圧として
は＋５Ｖ程度では対応がむずかしく、勿論これ以下の電
圧では対応できず、電源を低電圧化できない問題点があ
り、しかも、回路規模が大になり、集積化が困難であり
、コスト高になる問題点があった。又更に、最良の動作
点となる（実際は、図６のトランジスタＱ２ の他にも
う一段トランジスタが入り、（電流がたくさん流れるた
め）そのトランジスタＱ２ のベース−エミッタ間電圧
のばらつきを補正するためにＶｒｅｆ をもうけている
）ように基準電圧Ｖｒｅｆ の値を調整する必要（動作
点の設定）があり、取扱いが面倒である問題点があった
。
く、ＬＤ７に電流が流れない時（伝送データ信号がＨの
とき）でもトランジスタＱ１ の方に電流が流れる構成
、つまり、常時、トランジスタＱ１ 又はトランジスタ
Ｑ２ のいずれかに電流が流れる構成であるため、消費
電流が多くなる問題点があった。又、電源電圧の値に着
目してみるに、電源電圧端子間に直列に接続されている
素子としては、ＬＤ７及びトランジスタ６，Ｑ２ があ
り、このため、トランジスタ６，Ｑ２ の夫々のエミッ
タ・コレクタ間電圧、ＬＤ７の順方向電圧を考慮に入れ
、又、電源電圧変動も考慮に入れると、電源電圧として
は＋５Ｖ程度では対応がむずかしく、勿論これ以下の電
圧では対応できず、電源を低電圧化できない問題点があ
り、しかも、回路規模が大になり、集積化が困難であり
、コスト高になる問題点があった。又更に、最良の動作
点となる（実際は、図６のトランジスタＱ２ の他にも
う一段トランジスタが入り、（電流がたくさん流れるた
め）そのトランジスタＱ２ のベース−エミッタ間電圧
のばらつきを補正するためにＶｒｅｆ をもうけている
）ように基準電圧Ｖｒｅｆ の値を調整する必要（動作
点の設定）があり、取扱いが面倒である問題点があった
。
【０００６】本発明は、消費電流を少なくでき、又、回
路を簡単に構成でき、しかも、電源を低電圧化できるレ
ーザダイオード駆動回路を提供することを目的とする。
路を簡単に構成でき、しかも、電源を低電圧化できるレ
ーザダイオード駆動回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図を示す。図１中、２０はパルス電流源で、入力伝送デ
ータのＨレベル、Ｌレベルに応じてスイッチングされて
レーザダイオード７にパルス電流を供給し、レーザダイ
オード７と電源電圧端子３０ａ，３０ｂ間に直列に接続
されている。２１はバイアス電流源で、レーザダイオー
ド７にバイアス電流を与えるもので、パルス電流源２０
と並列に接続されている。２２はＡＰＣ制御部で、レー
ザダイオード７の発光パワーを一定に保つようにパルス
電流源２０及びバイアス電流源２１の夫々の電流を同時
に制御するための制御電圧を発生する。１９はパルス電
流制御部で、ＡＰＣ制御部２２からの制御電圧を印加さ
れ、パルス電流源２０に供給するパルス電流を制御する
。
図を示す。図１中、２０はパルス電流源で、入力伝送デ
ータのＨレベル、Ｌレベルに応じてスイッチングされて
レーザダイオード７にパルス電流を供給し、レーザダイ
オード７と電源電圧端子３０ａ，３０ｂ間に直列に接続
されている。２１はバイアス電流源で、レーザダイオー
ド７にバイアス電流を与えるもので、パルス電流源２０
と並列に接続されている。２２はＡＰＣ制御部で、レー
ザダイオード７の発光パワーを一定に保つようにパルス
電流源２０及びバイアス電流源２１の夫々の電流を同時
に制御するための制御電圧を発生する。１９はパルス電
流制御部で、ＡＰＣ制御部２２からの制御電圧を印加さ
れ、パルス電流源２０に供給するパルス電流を制御する
。
【０００８】
【作用】ＡＰＣ制御部２２から出力されたＡＰＣ制御電
圧がパルス電流源２０及びバイアス電流源２１に印加さ
れ、レーザダイオード７の発光パワーが一定になるよう
に制御される。この場合、本発明では、パルス電流源２
０を入力伝送データのＨ，Ｌに応じてスイッチングされ
る電流源で構成し、伝送データが例えばＬの時は電流を
流さない構成にしたため、常時カレントスイッチに電流
が流れている構成の従来例に比して消費電力を少なくで
き、又、電源電圧値に着目してみるに、電源電圧端子３
０ａ，３０ｂ間に直列に接続されている素子としてはパ
ルス電流源２０及びレーザダイオード７であるため、電
源電圧端子間にレーザダイオード及び２つのトランジス
タを接続した構成の従来例に比して電源を低電圧化でき
、しかも回路を簡略化できる。
圧がパルス電流源２０及びバイアス電流源２１に印加さ
れ、レーザダイオード７の発光パワーが一定になるよう
に制御される。この場合、本発明では、パルス電流源２
０を入力伝送データのＨ，Ｌに応じてスイッチングされ
る電流源で構成し、伝送データが例えばＬの時は電流を
流さない構成にしたため、常時カレントスイッチに電流
が流れている構成の従来例に比して消費電力を少なくで
き、又、電源電圧値に着目してみるに、電源電圧端子３
０ａ，３０ｂ間に直列に接続されている素子としてはパ
ルス電流源２０及びレーザダイオード７であるため、電
源電圧端子間にレーザダイオード及び２つのトランジス
タを接続した構成の従来例に比して電源を低電圧化でき
、しかも回路を簡略化できる。
【０００９】
【実施例】図２は本発明の第１実施例の回路図を示し、
同図中、図６と同一部分には同一番号を付してその説明
を省略する。図２中、１５はパルス電流用トランジスタ
で、そのベースは抵抗４に接続され、そのエミッタは抵
抗を介して＋５Ｖ電源に接続され、そのコレクタはＬＤ
７を介してグランドに接続されている。即ち、トランジ
スタ１５及びＬＤ７は電源電圧端子３０ａ，３０ｂ間に
直列に接続されている。１６はスライサで、互いに逆向
きに設けられたダイオード１６ａ，１６ｂにて構成され
ており、その一方の端子は抵抗４とトランジスタ１５の
ベースとの接続点に共通に接続されている一方、その他
方の端子は電圧降下用ダイオード１７を介してバイアス
電流用トランジスタ１２のベースに共通に接続されてい
る。ダイオード１７はそのアノードをスライサ１６に、
そのカソードをトランジスタ１２のベースに夫々接続さ
れている。１８はダイオードバイアス回路で、＋５Ｖ電
源と、ダイオード１７とスライサ１６との接続点との間
に接続されており、ダイオード１７に必要なバイアスを
与えると共に、スライサ１６とダイオード１７との間を
交流的にカットする。又、電源電圧と同じ点Ａの電位を
動かすため、電源変動によるパルス電流の変動を防ぐ。
同図中、図６と同一部分には同一番号を付してその説明
を省略する。図２中、１５はパルス電流用トランジスタ
で、そのベースは抵抗４に接続され、そのエミッタは抵
抗を介して＋５Ｖ電源に接続され、そのコレクタはＬＤ
７を介してグランドに接続されている。即ち、トランジ
スタ１５及びＬＤ７は電源電圧端子３０ａ，３０ｂ間に
直列に接続されている。１６はスライサで、互いに逆向
きに設けられたダイオード１６ａ，１６ｂにて構成され
ており、その一方の端子は抵抗４とトランジスタ１５の
ベースとの接続点に共通に接続されている一方、その他
方の端子は電圧降下用ダイオード１７を介してバイアス
電流用トランジスタ１２のベースに共通に接続されてい
る。ダイオード１７はそのアノードをスライサ１６に、
そのカソードをトランジスタ１２のベースに夫々接続さ
れている。１８はダイオードバイアス回路で、＋５Ｖ電
源と、ダイオード１７とスライサ１６との接続点との間
に接続されており、ダイオード１７に必要なバイアスを
与えると共に、スライサ１６とダイオード１７との間を
交流的にカットする。又、電源電圧と同じ点Ａの電位を
動かすため、電源変動によるパルス電流の変動を防ぐ。
【００１０】コンデンサ３，抵抗４，スライサ１６，ダ
イオード１７，ダイオードバイアス回路１８にてパルス
電流制御部１９が、トランジスタ１５にてパルス電流源
２０が、トランジスタ１２にてバイアス電流源２１が、
アンプ９，時定数回路１０，トランジスタ１１にてＡＰ
Ｃ制御部２２が夫々構成されている。なお、ＬＤ７，Ｐ
Ｄ８，オペアンプ９，時定数回路１０，トランジスタ１
１，１２，１５にてＡＰＣループが構成されている。
イオード１７，ダイオードバイアス回路１８にてパルス
電流制御部１９が、トランジスタ１５にてパルス電流源
２０が、トランジスタ１２にてバイアス電流源２１が、
アンプ９，時定数回路１０，トランジスタ１１にてＡＰ
Ｃ制御部２２が夫々構成されている。なお、ＬＤ７，Ｐ
Ｄ８，オペアンプ９，時定数回路１０，トランジスタ１
１，１２，１５にてＡＰＣループが構成されている。
【００１１】図２に示す回路において、信号源１からの
伝送データ信号はインバータ２，コンデンサ３，抵抗４
を介してパルス電流用トランジスタ１５のベースに供給
されてこれをスイッチングし、ＬＤ７をオン、オフする
。ここで、バイアス電流用トランジスタ１２のベース電
位をＶＢ ，ＬＤ７の順方向電圧をＶＤ とすると、ダ
イオード１７はダイオードバイアス回路１８からバイア
スを与えられてオンされるので、点Ａの電位（ダイオー
ド１７のアノード電位）は（ＶＢ ＋ＶＤ ）となる。
伝送データ信号はインバータ２，コンデンサ３，抵抗４
を介してパルス電流用トランジスタ１５のベースに供給
されてこれをスイッチングし、ＬＤ７をオン、オフする
。ここで、バイアス電流用トランジスタ１２のベース電
位をＶＢ ，ＬＤ７の順方向電圧をＶＤ とすると、ダ
イオード１７はダイオードバイアス回路１８からバイア
スを与えられてオンされるので、点Ａの電位（ダイオー
ド１７のアノード電位）は（ＶＢ ＋ＶＤ ）となる。
【００１２】伝送データ信号の入来に際し、伝送データ
信号がＨのとき、ダイオード１６ａがオフ、ダイオード
１６ｂ，トランジスタ１５がオンとなり、点Ｂの電位は
、点Ａの電位（ＶＢ ＋ＶＤ ）からダイオード１６ｂ
の順方向電圧ＶＤ を減じたＶＢ となり、ＬＤ７にパ
ルス電流が流れ、一方、伝送データ信号がＬのとき、ダ
イオード１６ａがオン、ダイオード１６ｂ，トランジス
タ１５がオフとなり、点Ｂの電位は、点Ａの電位（ＶＢ
＋ＶＤ ）にダイオード１６ａの順方向電圧ＶＤ を
加えた（ＶＢ ＋２ＶＤ ）となり、ＬＤ７にパルス電
流は流れない。なお、トランジスタ１２は常時オンであ
り、ＬＤ７にバイアス電流が与えられる。即ち、点Ａの
電位つまりパルス電位は図３（Ａ）に示すように伝送デ
ータ信号のＨ，Ｌに応じてＶＢ ，（ＶＢ ＋２ＶＤ
）を繰返され、一方、トランジスタ１２のベース電位つ
まりバイアス電位は図３（Ｂ）に示すようにＶＢ 一定
となる。この場合、スライサ１６により、伝送データ信
号は扱い易いレベルにされると共に、パルス電圧は電源
電圧変動時にその振幅変動を抑えられてＨレベル及びＬ
レベルを夫々点Ｂの電位ＶＢ ，（ＶＢ ＋２ＶＤ ）
に固定される。
信号がＨのとき、ダイオード１６ａがオフ、ダイオード
１６ｂ，トランジスタ１５がオンとなり、点Ｂの電位は
、点Ａの電位（ＶＢ ＋ＶＤ ）からダイオード１６ｂ
の順方向電圧ＶＤ を減じたＶＢ となり、ＬＤ７にパ
ルス電流が流れ、一方、伝送データ信号がＬのとき、ダ
イオード１６ａがオン、ダイオード１６ｂ，トランジス
タ１５がオフとなり、点Ｂの電位は、点Ａの電位（ＶＢ
＋ＶＤ ）にダイオード１６ａの順方向電圧ＶＤ を
加えた（ＶＢ ＋２ＶＤ ）となり、ＬＤ７にパルス電
流は流れない。なお、トランジスタ１２は常時オンであ
り、ＬＤ７にバイアス電流が与えられる。即ち、点Ａの
電位つまりパルス電位は図３（Ａ）に示すように伝送デ
ータ信号のＨ，Ｌに応じてＶＢ ，（ＶＢ ＋２ＶＤ
）を繰返され、一方、トランジスタ１２のベース電位つ
まりバイアス電位は図３（Ｂ）に示すようにＶＢ 一定
となる。この場合、スライサ１６により、伝送データ信
号は扱い易いレベルにされると共に、パルス電圧は電源
電圧変動時にその振幅変動を抑えられてＨレベル及びＬ
レベルを夫々点Ｂの電位ＶＢ ，（ＶＢ ＋２ＶＤ ）
に固定される。
【００１３】ここで、ＡＰＣ制御部２２は、ＡＰＣルー
プによってバイアス電流用トランジスタ１２（バイアス
電流源２１）のベース電位を制御すると共に、パルス電
流制御部１９を介してパルス電流用トランジスタ１５の
ベース電位を制御しており、これにより、トランジスタ
１２のベース電位とトランジスタ１５のベース電位とは
同じ比率で増減される。つまり、ＡＰＣループによって
バイアス電流とパルス電流との比が一定に保たれ、ＬＤ
７の光出力が一定に保たれる。
プによってバイアス電流用トランジスタ１２（バイアス
電流源２１）のベース電位を制御すると共に、パルス電
流制御部１９を介してパルス電流用トランジスタ１５の
ベース電位を制御しており、これにより、トランジスタ
１２のベース電位とトランジスタ１５のベース電位とは
同じ比率で増減される。つまり、ＡＰＣループによって
バイアス電流とパルス電流との比が一定に保たれ、ＬＤ
７の光出力が一定に保たれる。
【００１４】この場合、本発明では、伝送データ信号が
Ｌのときはトランジスタ１５に電流が流れない構成であ
るため、図６に示すように常時トランジスタＱ１ ，Ｑ
２ のいずれかに電流が流れる構成の従来例に比して消
費電流を少なくでき、省電力化を図り得る。又、電源電
圧の値に着目してみるに、電源電圧端子３０ａ，３０ｂ
間に直列に接続されている素子としてはＬＤ７及びトラ
ンジスタ１５であり、このため、図６に示すように電源
電圧端子間にＬＤ７及び２つのトランジスタを接続した
構成の従来例に対して電源電圧としては＋５Ｖ程度あれ
ば十分であり、電源を低電圧化でき、しかも、回路を簡
略化できるので集積化し易く、低コストに構成できる。 又更に、図６に示すような動作点設定用の基準電圧が不
要なため、その設定調整を必要とせず、取扱いが容易で
ある。
Ｌのときはトランジスタ１５に電流が流れない構成であ
るため、図６に示すように常時トランジスタＱ１ ，Ｑ
２ のいずれかに電流が流れる構成の従来例に比して消
費電流を少なくでき、省電力化を図り得る。又、電源電
圧の値に着目してみるに、電源電圧端子３０ａ，３０ｂ
間に直列に接続されている素子としてはＬＤ７及びトラ
ンジスタ１５であり、このため、図６に示すように電源
電圧端子間にＬＤ７及び２つのトランジスタを接続した
構成の従来例に対して電源電圧としては＋５Ｖ程度あれ
ば十分であり、電源を低電圧化でき、しかも、回路を簡
略化できるので集積化し易く、低コストに構成できる。 又更に、図６に示すような動作点設定用の基準電圧が不
要なため、その設定調整を必要とせず、取扱いが容易で
ある。
【００１５】図４は本発明の第２実施例の回路図を示し
、同図中、図６，図２と同一部分には同一番号を付して
その説明を省略する。図４において、インバータ２の出
力にはコンデンサ３´，抵抗４´を介してトランジスタ
１５，２１と並列にパルス電流用トランジスタ２５が接
続されており、トランジスタ２５のベースはスライサ１
６´を介して固定バイアス回路２６に接続されている。 その他の構成は図２の回路と同様である。
、同図中、図６，図２と同一部分には同一番号を付して
その説明を省略する。図４において、インバータ２の出
力にはコンデンサ３´，抵抗４´を介してトランジスタ
１５，２１と並列にパルス電流用トランジスタ２５が接
続されており、トランジスタ２５のベースはスライサ１
６´を介して固定バイアス回路２６に接続されている。 その他の構成は図２の回路と同様である。
【００１６】第２実施例の回路は、パルス電流用トラン
ジスタを、ＡＰＣループにて制御されるトランジスタ１
５と、ＡＰＣループにて制御されずに固定バイアスを印
加されるトランジスタ２５とにて構成し、ＡＰＣループ
によってバイアス電流とパルス電流との比を一定にせず
に動作させるものであり、例えば高速動作を行なうシス
テム等に用いられる。その他の動作及び効果は第１実施
例のものと同様であるので、その説明を省略する。
ジスタを、ＡＰＣループにて制御されるトランジスタ１
５と、ＡＰＣループにて制御されずに固定バイアスを印
加されるトランジスタ２５とにて構成し、ＡＰＣループ
によってバイアス電流とパルス電流との比を一定にせず
に動作させるものであり、例えば高速動作を行なうシス
テム等に用いられる。その他の動作及び効果は第１実施
例のものと同様であるので、その説明を省略する。
【００１７】図５は本発明の第３実施例の回路図を示し
、同図中、図６，図２と同一部分には同一番号を付して
その説明を省略する。図５において、抵抗４とトランジ
スタ１５のベースとの接続点には抵抗２７を介してトラ
ンジスタ１２のベースが接続されており、図２，図４に
示すようなスライサ１６，電圧降下用ダイオード１７，
ダイオードバイアス回路１８は設けられていない。 コンデンサ３，抵抗４，２７にてパルス電流制御部１９
´が構成されている。
、同図中、図６，図２と同一部分には同一番号を付して
その説明を省略する。図５において、抵抗４とトランジ
スタ１５のベースとの接続点には抵抗２７を介してトラ
ンジスタ１２のベースが接続されており、図２，図４に
示すようなスライサ１６，電圧降下用ダイオード１７，
ダイオードバイアス回路１８は設けられていない。 コンデンサ３，抵抗４，２７にてパルス電流制御部１９
´が構成されている。
【００１８】第３実施例の回路は、電源電圧変動がない
場合を仮定し、スライサを設けられていない原理的な回
路構成を示したものであり、電源電圧変動がない理想的
なシステムであれば、原理的にはこのような回路でもよ
い。トランジスタ１２のベース電位をＶＢ ，抵抗４の
抵抗値をＲ１ ，抵抗２７の抵抗値をＲ２ ，インバー
タ２の出力であるパルス電圧のピーク・ピーク値をＶｐ
ｐとすると、点Ｃの電位はＶＢ ＋｛Ｒ２ ／（Ｒ１
＋Ｒ２ ）｝Ｖｐｐとなる。その他の動作及び効果は第
１実施例のものと同様であるので、その説明は省略する
。
場合を仮定し、スライサを設けられていない原理的な回
路構成を示したものであり、電源電圧変動がない理想的
なシステムであれば、原理的にはこのような回路でもよ
い。トランジスタ１２のベース電位をＶＢ ，抵抗４の
抵抗値をＲ１ ，抵抗２７の抵抗値をＲ２ ，インバー
タ２の出力であるパルス電圧のピーク・ピーク値をＶｐ
ｐとすると、点Ｃの電位はＶＢ ＋｛Ｒ２ ／（Ｒ１
＋Ｒ２ ）｝Ｖｐｐとなる。その他の動作及び効果は第
１実施例のものと同様であるので、その説明は省略する
。
【００１９】なお、前記各実施例におけるトランジスタ
はＰＮＰ形を用いたが、ＮＰＮ形トランジスタを用いて
も同様に構成できる。例えば図２において、トランジス
タ１２，１５をＮＰＮ形とし、ダイオード１７の向きを
図２と逆にし、ダイオードバイアス回路１８の電源を負
電源にすればよい。
はＰＮＰ形を用いたが、ＮＰＮ形トランジスタを用いて
も同様に構成できる。例えば図２において、トランジス
タ１２，１５をＮＰＮ形とし、ダイオード１７の向きを
図２と逆にし、ダイオードバイアス回路１８の電源を負
電源にすればよい。
【００２０】
【発明の効果】本発明によれば、パルス電流源を入力伝
送データのＨ，Ｌに応じてスイッチングされる電流源で
構成したため、従来例に比して消費電力を少なくでき、
又、電源電圧端子間にパルス電流源及び発光ダイオード
を直列接続したため、従来例に比して電源を低電圧化で
き、しかも回路を簡略化でき、低コストに構成でき、更
に、動作点設定用の基準電圧が不要なため、その設定調
整を必要とせず、取扱いが容易である。
送データのＨ，Ｌに応じてスイッチングされる電流源で
構成したため、従来例に比して消費電力を少なくでき、
又、電源電圧端子間にパルス電流源及び発光ダイオード
を直列接続したため、従来例に比して電源を低電圧化で
き、しかも回路を簡略化でき、低コストに構成でき、更
に、動作点設定用の基準電圧が不要なため、その設定調
整を必要とせず、取扱いが容易である。
【図１】本発明の原理説明図である。
【図２】本発明の第１実施例の回路図である。
【図３】本発明における電圧波形図である。
【図４】本発明の第２実施例の回路図である。
【図５】本発明の第３実施例の回路図である。
【図６】従来の一例の回路図である。
１ 伝送データ信号源
３，３´ コンデンサ
４，４´，２７ 抵抗
７ レーザ・ダイオード（ＬＤ）
８ フォト・ダイオード（ＰＤ）
９ 反転増幅用オペアンプ
１１ バッファアンプ
１２ バイアス電流用トランジスタ
１５，２５ パルス電流用トランジスタ１６，１６´
スライサ １７ 電圧降下用ダイオード １８ ダイオードバイアス回路 １９，１９´ パルス電流制御部 ２０ パルス電流源 ２１ バイアス電流源 ２２ ＡＰＣ制御部 ２６ 固定バイアス回路 ３０ａ，３０ｂ 電源電圧端子
スライサ １７ 電圧降下用ダイオード １８ ダイオードバイアス回路 １９，１９´ パルス電流制御部 ２０ パルス電流源 ２１ バイアス電流源 ２２ ＡＰＣ制御部 ２６ 固定バイアス回路 ３０ａ，３０ｂ 電源電圧端子
Claims (1)
- 【請求項１】 入力伝送データのＨレベル、Ｌレベル
に応じてスイッチングされて発光ダイオード（７）にパ
ルス電流を供給するパルス電流源（２０）と、該発光ダ
イオード（７）とを電源電圧端子（３０ａ，３０ｂ）間
に直列に接続し、該発光ダイオード（７）にバイアス電
流を与えるバイアス電流源（２１）を、上記パルス電流
源（２０）と並列に接続し、上記発光ダイオード（７）
の発光パワーを一定に保つように上記パルス電流源（２
０）及びバイアス電流源（２１）の夫々の電流を同時に
制御するための制御電圧を発生するＡＰＣ制御部（２２
）を設け、該ＡＰＣ制御部（２２）からの制御電圧を印
加され、上記パルス電流源（２０）に供給するパルス電
流を制御するパルス電流制御部（１９）を設けてなるこ
とを特徴とするレーザダイオード駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124863A JPH04264788A (ja) | 1991-02-19 | 1991-02-19 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124863A JPH04264788A (ja) | 1991-02-19 | 1991-02-19 | レーザダイオード駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264788A true JPH04264788A (ja) | 1992-09-21 |
Family
ID=12150057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124863A Withdrawn JPH04264788A (ja) | 1991-02-19 | 1991-02-19 | レーザダイオード駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264788A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101132A (ja) * | 2001-09-21 | 2003-04-04 | Sunx Ltd | 半導体レーザ駆動装置 |
| EP1152532A3 (en) * | 2000-04-12 | 2003-10-29 | Infineon Technologies North America Corp. | Mos-gated photo-coupled relay having a reduced turn-on time |
-
1991
- 1991-02-19 JP JP9124863A patent/JPH04264788A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1152532A3 (en) * | 2000-04-12 | 2003-10-29 | Infineon Technologies North America Corp. | Mos-gated photo-coupled relay having a reduced turn-on time |
| JP2003101132A (ja) * | 2001-09-21 | 2003-04-04 | Sunx Ltd | 半導体レーザ駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835780A (en) | Semiconductor laser output control circuit | |
| JPH0945979A (ja) | 電圧制御型レーザダイオード駆動回路 | |
| EP0779688B1 (en) | Laser diode driving circuit | |
| US6535534B1 (en) | Optical source driver with bias circuit for controlling output overshoot | |
| US20050029527A1 (en) | LED drive circuit | |
| US6765942B2 (en) | Optoelectronic circuit and control circuit | |
| US6510168B1 (en) | Laser diode drive circuit | |
| JP2962263B2 (ja) | 半導体レーザ駆動回路 | |
| JPH11126935A (ja) | レーザーダイオード駆動回路 | |
| JPH0818132A (ja) | 光ダイオードの駆動回路 | |
| JP3593623B2 (ja) | 発光素子駆動回路 | |
| JP2842368B2 (ja) | レーザダイオード駆動回路 | |
| JPH0595148A (ja) | レーザダイオード駆動回路 | |
| JPH0817258B2 (ja) | 半導体発光素子駆動回路 | |
| US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
| JPH0851321A (ja) | 電流発生装置及び電流発生方法 | |
| JP2537290B2 (ja) | 半導体発光素子の駆動回路 | |
| JP2005516479A (ja) | ２線式バス用送信器出力段 | |
| JP3311607B2 (ja) | レーザダイオード駆動装置 | |
| JP2000004202A (ja) | 発光ダイオード駆動回路 | |
| JPH05211364A (ja) | レーザダイオードの光出力制御回路 | |
| JPH0541554A (ja) | レーザダイオード駆動回路 | |
| JP2531109B2 (ja) | レ―ザダイオ―ド駆動回路 | |
| JPS63229791A (ja) | 発光素子駆動回路 | |
| JPH02205380A (ja) | 発光素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |