JPH0851321A - 電流発生装置及び電流発生方法 - Google Patents

電流発生装置及び電流発生方法

Info

Publication number
JPH0851321A
JPH0851321A JP7174574A JP17457495A JPH0851321A JP H0851321 A JPH0851321 A JP H0851321A JP 7174574 A JP7174574 A JP 7174574A JP 17457495 A JP17457495 A JP 17457495A JP H0851321 A JPH0851321 A JP H0851321A
Authority
JP
Japan
Prior art keywords
current
transistor
output
node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7174574A
Other languages
English (en)
Inventor
Ryan P Foran
ピー フォラン リャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JPH0851321A publication Critical patent/JPH0851321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 入力ノードに印加される入力電流に比例した
出力電流を出力ノードに発生するための大電流大電力用
に使用可能な電流発生装置を提供する。 【解決手段】 回路21は、入力電流が入力ノード22
に供給されると、これに応じた基準電圧を発生する。出
力ノード24にコレクタが接続された出力トランジスタ
50は、そのベースがハイインピーダンスノード46に
接続されている。この出力トランジスタ50はノード4
6に流れる電流に応じて駆動され、所定の出力電流を出
力ノード24に与えている。また、ノード46にはフィ
ードバック網48が接続されており、ノード46を流れ
る電流が基準電流と等しくなるように動作する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、抵抗比を利用して
入力電流に比例する出力電流を発生するカレントミラー
回路(電流発生装置)に関する。
【0002】
【従来の技術】カレントミラー回路は、アナログ集積回
路設計において最も基本的な構成要素の一つである。カ
レントミラー回路を用いた典型的なものとしては、交流
信号経路の一部であるバイアス負荷および能動負荷に用
いられる電流源が知られている。この他にも、カレント
ミラー回路は、ミラー回路を構成するトランジスタのエ
ミッタ領域の面積比を変えることにより、利得の固定さ
れた電流マルチプライヤとして使用可能である。そし
て、このカレントミラー回路は、精度が高く、熱耐性
(thermal immunity:熱耐性、熱感度) に優れ、電圧降
下が低く、十分な出力コンプライアンス(output compli
ance) があり、かつ高速動作するといった特性を有する
カレントミラーが望ましい。高精度のカレントミラー回
路の多くは、その精度を維持するために電圧降下、出力
コンプライアンス及び速度を犠牲にしている。一般にト
ランジスタよりも集積工程に適合した抵抗器を用い、こ
れによりミラー(the mirror:鏡映性)を変化させる
(degenerating)ことによって、ある程度の熱耐性を達
成し、精度を上げることができる。
【0003】例えば、レーザダイオードドライバ等の大
電流タイプへの応用では、単に鏡映性を小さくすること
によって得られるよりも優れた熱耐性が必要とされる。
これは、特にミラーの電流比が1以外の場合にあてはま
る。図3に示すような典型的なカレントミラーでは、出
力電流の決定がベース−エミッタ間電圧に依存している
ため、本来的に温度依存性を有している。また、トラン
ジスタのベース−エミッタ間電圧とコレクタ電流との関
係は温度依存性の高いものである。
【0004】一般に、従来のカレントミラー回路は、入
力トランジスタと出力トランジスタとを有し、カレント
ミラー回路の出力トランジスタのベース−エミッタ間に
ダイオード接続された(コレクタ−ベース間が短絡され
た)トランジスタ(入力トランジスタ)が設けられてい
る。そして、ダイオード接続の入力トランジスタが出力
トランジスタをバイアスしている。図3は、先行技術の
カレントミラー回路10を示しており、このカレントミ
ラー回路10はダイオード接続されたトランジスタ12
を含み、そのコレクタとベースとは共に入力14に接続
され、エミッタは電源レール18(例えばグランドライ
ン)に戻されている。トランジスタ12のベースはま
た、トランジスタ16のベースに接続され、トランジス
タ16のエミッタは電源レール18に接続され、出力電
流が出力20に与えられている。ダイオード接続された
トランジスタ12のコレクタ及びベースには、入力14
から入力電流が与えられ、このトランジスタ12のコレ
クタ及びベースは、共に出力トランジスタ16のベース
に接続されている。そして、この2つのデバイスのエミ
ッタは共に電源レール18に接続されている。このよう
にして構成されるカレントミラー回路は、2つのトラン
ジスタのエミッタ領域の面積比を変えることによって、
入力電流よりも小さいか又はそれ以上の出力電流を出力
トランジスタのコレクタに発生する。
【0005】
【発明が解決しようとする課題】このタイプの従来のカ
レントミラー回路における典型的な問題は、入力トラン
ジスタと出力トランジスタとの間で温度特性が一致しな
いことに起因している。また、1以外の電流比では、同
一構造のトランジスタが使用できないため、従来の回路
構成では温度特性を一致させることは非常に難かしい。
【0006】本発明は、負荷電圧が未知で、かつ最大の
出力コンプライアンスが要求される高電流高電力消費環
境用として、任意だが固定された入出力電流比を有する
電流発生装置を実現することを目的としている。
【0007】また、本発明の他の目的は、可能な限り最
大の応答速度やバンド幅(bandwidth)を達成しつつ、優
れた熱耐性、低い電圧降下、そして最大の出力コンプラ
イアンスが要求される大電流大電力消費環境用として、
任意だが固定された入出力電流比を有する電流発生装置
を実現することを目的としている。
【0008】
【課題を解決するための手段】以上のような目的を達成
するために、本発明は以下のような特徴を有する。
【0009】即ち、入力ノードに供給される入力電流に
応じた出力電流を出力ノードに発生する電流発生装置で
あって、入力電流に応じて基準電圧を発生する基準電圧
発生手段と、前記基準電圧を前記入力電流に応じた基準
電流に変換し、前記基準電流をハイインピーダンスノー
ドに供給する基準電流供給手段と、前記ハイインピーダ
ンスノードに接続されたフィードバック網と、を含み、
前記フィードバック網は、前記ハイインピーダンスノー
ドに接続され、このノードに流れる電流に応じて動作し
て前記出力電流を前記出力ノードに与える出力装置を含
んでいる。そして、前記フィードバック網は、前記ハイ
インピーダンスノードを流れる電流を前記基準電流に実
質的に等しくするように動作することを特徴とする。
【0010】また、この電流発生装置では第一及び第二
電位ソースを有しており、更に、前記出力装置は所望の
出力トランジスタから構成されている。そして、この出
力トランジスタのベースは前記ハイインピーダンスノー
ドに接続され、エミッタは前記第一の電位ソースに接続
され、コレクタは前記出力ノードに接続されており、ベ
ースに供給される電流に応じて前記出力ノードに所定の
前記出力電流を流す。
【0011】更に、前記基準電圧発生手段は、前記入力
ノードと前記第一の電位ソースとの間に設けられた第一
の抵抗を含み、また、前記フィードバック網は、前記出
力トランジスタのエミッタと前記第一の電位ソースとの
間に設けられた第二の抵抗を含んで構成することができ
る。
【0012】そして、前記入力電流と前記出力電流との
比は、前記第一の抵抗と前記第二の抵抗との抵抗値の比
に対応している。
【0013】また、前記フィードバック網は、コレクタ
が前記第一の電位ソースに接続され、ベースが前記出力
トランジスタのエミッタに接続され、エミッタが電流源
に接続された第一のトランジスタと、エミッタが前記第
一の電位ソースに接続され、ベースが前記電流源に接続
され、コレクタが前記ハイインピーダンスノードに接続
される第二のトランジスタと、を含んで構成することが
できる。
【0014】更に、前記基準電流供給手段は、電圧バッ
ファ部と内部カレントミラー部とを含み、前記電圧バッ
ファ部は、例えば、ベースが前記入力ノードに接続さ
れ、コレクタが前記第一の電位ソースに接続され、エミ
ッタが前記電流源に結合された第三のトランジスタと、
ベースが前記第三のトランジスタのエミッタに接続さ
れ、エミッタが第三の抵抗を介して前記第一の電位ソー
スに接続され、コレクタが前記内部カレントミラー部に
接続された第四のトランジスタと、を含んで構成され
る。そして、前記基準電流は、前記第一の抵抗と前記第
二の抵抗との間の比に従って前記第四のトランジスタを
介して発生する。
【0015】また、前記内部カレントミラー部は、例え
ば、コレクタ及びベースが前記第四のトランジスタのコ
レクタに接続され、エミッタが前記第二の電位ソースに
接続された入力側トランジスタと、ベースが前記入力側
トランジスタのベースに接続され、エミッタが前記第二
の電位ソースに接続され、コレクタが前記ハイインピー
ダンスノードに接続された出力側トランジスタと、を含
んで構成することができる。そして、このようにして構
成される内部カレントミラー部は、前記入力側トランジ
スタのコレクタに前記基準電流を受け、前記出力側トラ
ンジスタのコレクタに前記基準電流と等価の基準電流を
流し、前記ハイインピーダンスノードにこの基準電流を
流す。
【0016】また、入力ノードに供給される入力電流に
応じた出力電流を出力ノードに流す電流発生方法は、以
下のようなステップを含む。
【0017】即ち、前記入力電流に応じて基準電圧を発
生するステップと、前記基準電圧を前記入力電流に応じ
た基準電流に変換して、前記基準電流をハイインピーダ
ンスノードに供給するステップと、前記ハイインピーダ
ンスノードに接続されたフィードバック網が前記ハイイ
ンピーダンスノードを流れる電流を前記基準電流と実質
的に同じ電流量に制御するステップと、所定の前記出力
電流が前記出力ノードに流れるように前記ハイインピー
ダンスノードに接続された出力装置が駆動されるステッ
プと、を含む。
【0018】ここで、入力ノードに供給される入力電流
と出力電流との関係は例えば比例関係を有している。ま
た、入力電流に応じて発生する基準電圧は、上記同様、
入力電流と比例関係を有し、更に、ハイインピーダンス
ノードに供給される基準電流は、入力電流に対し、例え
ば比例関係を有している。
【0019】
【発明の実施の形態】
実施形態1 図1は本発明の実施形態1に係る電流発生装置としての
カレントミラー回路の概念図であり、図においてカレン
トミラー回路21は電流吸い込み装置として動作してい
る。
【0020】[装置の構成]カレントミラー回路21
は、入力ノード22と、出力ノード24と、正電圧供給
レール26と、グランド電圧または負電圧供給レール2
8とを含む。入力ノード22は、第1の抵抗を構成する
変換抵抗30(電流−電圧変換抵抗)の一方側と、レベ
ルシフトPNPトランジスタ32のベースとに接続さ
れ、変換抵抗30の他方側は、グランドレール28に接
続されている。
【0021】トランジスタ32のコレクタは、グランド
レール28に接続され、一方、トランジスタ32のエミ
ッタは、直流電流源33と、NPNトランジスタ40の
ベースとに接続されている。直流電流源33は、PNP
トランジスタ34及び36を有する単純なカレントミラ
ー回路(定電流源:第1の内部カレントミラー回路)に
よって構成されている。そして、2つのトランジスタ3
4,36の双方のベースは共に接続され、かつ各々のエ
ミッタはそれぞれ抵抗35及び37を介して正電圧レー
ル26に接続されている。
【0022】直流電流源38は、バンドギャップ回路又
は電位ソース(例えばグランド)に接続された抵抗によ
って構成することができ、この直流電流源38は、トラ
ンジスタ36のコレクタ及びベースに電流を供給してい
る。こうして、直流電流源33によって与えられる電流
がトランジスタ34のコレクタに発生する。例えば、図
1では、直流電流源38はグランドに向かって電流を流
しており、トランジスタ36には正電圧供給レール26
から電流源38に向かう方向に電流が流れ、更に、この
電流に等しい電流がトランジスタ34のコレクタに流れ
る構成となっている。
【0023】トランジスタ40のエミッタは、第3抵抗
である抵抗47を介してグランドレール28に接続され
ている。一方、トランジスタ40のコレクタは、上記内
部カレントミラー回路33とは別の内部カレントミラー
回路41に接続されている。この内部カレントミラー回
路41は、PNP入力トランジスタ42とPNP出力ト
ランジスタ44とを含んでおり、双方のベースは共に接
続され、各々のエミッタはそれぞれ抵抗43及び45を
介して正電圧レール26に接続されている。抵抗43及
び45は、ミラーの精度を向上させ、カレントミラー回
路41の出力抵抗を増大するように働く。入力トランジ
スタ42のコレクタは、トランジスタ40のコレクタ
と、トランジスタ42及び44との間の共通ベース接続
部との両方に接続されている。
【0024】内部カレントミラー回路41の出力トラン
ジスタ44のコレクタは、ゲインノードまたはハイイン
ピーダンスノード46に直接接続されている。そして、
ハイインピーダンスノード46には、負のフィードバッ
ク網48が接続されている。このフィードバック網48
は、NPNトランジスタ50,54、PNPトランジス
タ52、抵抗53,55とを含んで構成されている。
【0025】本実施形態において出力トランジスタとし
て機能するトランジスタ50のベースは、ハイインピー
ダンスノード46に接続されており、そのコレクタは出
力ノード24に接続されている。また、トランジスタ5
0のエミッタは、抵抗53の一方側と、トランジスタ5
2のベースとの両方に接続され、抵抗53の他方側はグ
ランドレール28に接続されている。
【0026】トランジスタ52は、そのコレクタがグラ
ンドレール28に接続されており、そのエミッタがトラ
ンジスタ54のベースと、第二の直流電流源57とに接
続されている。この第二の直流電流源57は、PNPト
ランジスタ58を含で構成されている。そして、このト
ランジスタ58は、そのエミッタが抵抗59を介して正
電圧レール26に接続され、ベースが直流電流源33の
トランジスタ34と36との共通ベースに接続され、内
部カレントミラー回路33の出力トランジスタの1つと
して機能している。また、トランジスタ58のコレクタ
はトランジスタ52のエミッタに接続されている。従っ
て、トランジスタ58は、内部カレントミラー回路33
の出力トランジスタ34が流す電流に対応した(例えば
等しい)電流を流し、この電流がトランジスタ52のエ
ミッタ及びトランジスタ54のベースに供給される構成
となっている。
【0027】トランジスタ54のエミッタは、抵抗55
を介してグランドレール28に接続され、トランジスタ
54のコレクタは、ハイインピーダンスノード46に接
続されている。更に、トランジスタ54のコレクタは、
キャパシタ56を介してグランドレール28にも接続さ
れている。ここで、キャパシタ56は、ハイインピーダ
ンスノード46に時定数を確立するように働く。
【0028】[装置の動作]ノード22に入力電流が与
えられた場合におけるカレントミラー回路21の電流吸
い込み動作は次のようになる。
【0029】入力電流に応じた電流が抵抗30を流れる
と抵抗30の上流側に基準電圧が発生する。すると回路
21は、抵抗53に電流が流れて抵抗53の上流側に発
生する電圧を上記抵抗30における基準電圧と等しく保
持するように動作することができる。
【0030】トランジスタ32のベースにおける基準電
圧に対し、直ちに、トランジスタ32のエミッタが、レ
ベルシフトが一定となるように、つまり1Vbeとなるよ
うに追従する。即ち、トランジスタ32のベースに基準
電圧が印加されると、直ちに、トランジスタ32のエミ
ッタ電圧が、基準電圧に対して1Vbe分だけ高い電圧に
シフトする。よって、トランジスタ40のベースには、
入力の電圧にトランジスタ32によるいくぶんのオフセ
ット、つまり1Vbeを加えた電圧が現れる。直流電流源
33によって発生した電流I1 (図1では、電流源33
から流れ出る電流I1 )は、トランジスタ32に一定の
Vbeを維持させる。また、同様に、直流電流源57から
供給される電流I2 は、トランジスタ52に一定のVbe
を維持させる。即ち、電流I1 の供給をうけてトランジ
スタ32のエミッタ電圧は、トランジスタ32のベース
に印加される基準電圧よりもVbe分高い電圧に維持され
る。更に、電流I2 の供給をうけてトランジスタ52の
エミッタ電圧は、トランジスタ52のベース電圧に対し
てVbe分だけ高い電圧に維持される。
【0031】このようにして、入力電圧にVbe分のオフ
セットを加えた電圧に追従した電圧がトランジスタ40
のベースに現れる。そして、この電圧がトランジスタ4
0のベースに印加されることにより、トランジスタ40
と抵抗47とを流れる電流が発生する。この結果、抵抗
30を流れて発生する電圧は、抵抗47を流れて発生す
る電圧とほぼ対応した値となる。抵抗47と30との抵
抗値の比によって、抵抗47を流れる内部基準電流が決
定される。この内部基準電流は、トランジスタ42およ
び44を介して内部カレントミラー回路41によって鏡
映される。つまり、入力電圧は抵抗47を流れる電流を
変化させ、この電流はトランジスタ42を入力としてミ
ラー回路41によって反映(鏡映)される。この結果、
トランジスタ40を流れる電流量と同じ電流量がトラン
ジスタ42を流れ、この電流がトランジスタ44によっ
て直接鏡映され、トランジスタ44のコレクタからハイ
インピーダンスノード46に供給される。
【0032】ハイインピーダンスノード46ではフィー
ドバック網48の利得が発生する。このため、回路21
全体についてのバンド幅がこのノード46における時定
数によって設定される。相補的構成方法を用いると、ト
ランジスタ42、44および抵抗43、45を含む能動
負荷を用いて十分に高いノード抵抗が得られるため、ト
ランジスタ50、54および44の接合容量はフィード
バック網48を適正に補償するのに十分なものとなる。
そして、さらに補償を与えるためにキャパシタ56を使
用することができる。ここで、フィードバック網48の
主たる機能は、トランジスタ50のベース電流を考慮し
て、トランジスタ54のコレクタに流れ込む電流がトラ
ンジスタ44から流れ出るコレクタ電流にほぼ等しくな
るよう保持することである。
【0033】トランジスタ44から供給される電流とト
ランジスタ54へ流れ込む電流との間に少しでも不整合
があると、ノード46に大きな電圧の揺れが発生する。
そして、このような不整合によってエラー信号が発生し
得る。しかし、回路21は回路の平衡を保つためトラン
ジスタ44及び54に流れる電流を等しくするよう動作
する(即ち、上記不整合が発生することが防止されてい
る)。この結果、ノード46において高い利得が得ら
れ、フィードバック網はトランジスタ54を流れる電流
とトランジスタ44を流れる電流とをほぼ等しくさせ
る。
【0034】つまり、トランジスタ32,40,42お
よび44、ならびに抵抗30,47は、入力ノード22
から供給される入力電流に比例した基準電流を確立す
る。そして、フィードバック網48はトラジスタ54に
流れる電流がこの基準電流に等しく保持されるように動
作する。もし何らかの理由でエラー信号が発生し、トラ
ンジスタ54を流れる電流が少なすぎる、つまりトラン
ジスタ44が流す電流よりもトランジスタ54が流す電
流が少なくなると、ハイインピーダンスノード46にお
いては、ノード46から流れ出る電流よりも、流れ込む
電流のほうが多くなる。これにより、トランジスタ50
のベース電圧が上昇し、トランジスタ52のベース電圧
が上昇し、ひいてはトランジスタ54のベースおよびエ
ミッタの電圧が上昇する。従って、このフィードバック
網48が、回路21を再び平衡状態に戻すためにハイイ
ンピーダンスノード46からより多くの電流を引き出し
て、トランジスタ50のベース電圧を下げる。即ち、ト
ランジスタ54のベース電圧が上昇することにより、ト
ランジスタ54を流れる電流が増加するので、ノード4
6に接続されたトランジスタ50のベース電圧が低下す
る。
【0035】同様に、もし何らかの理由でトランジスタ
54を流れる電流が、トランジスタ44を流れる電流よ
りも多いと、ハイインピーダンスノード46へ流れ込む
電流よりも、ここから流れ出る電流の方が多くなる。こ
れによりトランジスタ50のベース電圧が低下し、トラ
ンジスタ52のベース、ひいてはトランジスタ54のベ
ースおよびエミッタがプルダウンされる。すると、電流
フローを平衡させるためにハイインピーダンスノード4
6から流れ出る電流が減少する。即ちトランジスタ54
のベース電圧が低下することによりトランジスタ54を
流れる電流が少なくなり、これによりトランジスタ50
のベース電圧が上昇する。
【0036】こうして、上記フィードバック網48によ
る負のフィードバック動作によって抵抗47を流れる電
流が抵抗55を流れる電流とほぼ等しくなる。しかしな
がら、この状態を維持しようとすると、トランジスタ5
2と32とのVbeが等しく、かつトランジスタ54と4
0とのVbeが等しいので、トランジスタ32のベース電
圧とトランジスタ52のベース電圧とを等しくしなけれ
ばならない。従って、抵抗30と53とにかかる電圧は
等しくなければならず、入出力電流はこれらの抵抗の値
と比例関係となる。
【0037】上述の回路は、抵抗30と53との比によ
って出力電流が決定されるために従来の温度依存性がな
くなり、優秀な熱耐性を示す。従来のカレントミラーで
は、電流比は2つのトランジスタのベース−エミッタ接
合部間にかかる電圧に依存しており、非常に温度依存性
が高い。一方、現在の製造方法によれば、その値が比較
的温度依存性を有していない抵抗を製造することが可能
である。
【0038】更に、回路21は、供給電圧が低い環境下
で、可能な最大の出力コンプライアンスを与えることが
できる。言い換えると、回路21は、負荷による電圧降
下と可能な限り同等な電圧を供給することができる。V
be出力が1つしかないこと及びそれに伴う電流熱Vbe
精度 (current thermal Vbe accuracy) と、バンド幅と
の組み合わせは、従来の回路では実現できない。上述の
ようにVbeは温度依存性を有するが、本実施形態では1
Vbeの電圧降下を発生させる出力(トランジスタ50)
は1つであり、かつバンド幅の広い回路を実現してい
る。
【0039】また、回路21は、入力電流がパルス決め
されると、即ちパルス電流が入力22に供給されると、
出力が非常に素早く反応するので、動作が高速である。
この特徴は、回路21を例えばレーザダイオード用のド
ライバに用いる場合に極めて重要である。
【0040】このミラー回路が広い(high)バンド幅を
有することができるのは、出力トランジスタ50のベー
スが回路21のハイインピーダンス(または利得、ドミ
ナント:dominant )ノード46で直接駆動するためであ
る。ここで、当業者であれば、トランジスタ50とし
て、例えば、ダーリントン配列とする等の従来のいかな
るトランジスタ出力装置でも実現できる。レーザダイオ
ードドライバ等の大電流タイプへの応用では、出力トラ
ンジスタは、要求される大電流の供給を容易にするため
に相対的に大きい。実現可能な多くの集積方法では、こ
のような出力装置の寄生容量は相対的に大きくなる。本
発明の回路21はフィードバックループ48の補償を助
けるためにこの大きい寄生容量を用いる。出力トランジ
スタの寄生容量がドミナントノードには含まれていない
従来のカレントミラーでは、容量はフィードバックルー
プ中に第二の極:second pole(第一の極がドミナント)
を作り出す。この第二の極の時定数はドミナントの極の
ものと比べて非常に大きい。この場合には、ループの安
定性を維持し、出力オーバシュートを減らすため、ドミ
ナント極の時定数を上げ、バンド幅を下げなければなら
ない。このことは電流をレーザダイオードに流す場合に
は特に重要である。なぜなら、電流のオーバシュートは
いかなるものであっても光出力に大きく影響し、レーザ
ダイオードを損傷する場合もあるからである。なお、上
述のドミナンドノードもしくはドミナントポールは、例
えば最も低い周波数を示すノードであり、回路のバンド
幅のセッティングの上で主要な効力を有している。
【0041】本実施形態におけるカレントミラー回路
は、上記のように大きな寄生容量を利用してフィードバ
ックループの補償を助けている。出力トランジスタのベ
ースを駆動するためにオペアンプまたはエミッタフォロ
ワを用いる場合のように、ドミナントノードが出力トラ
ンジスタからバッファされている場合は、所与のオーバ
シュートの量について、バンド幅は本発明のものより低
くなる。
【0042】実施形態2 図2は、本発明の他の実施形態を示す図であり、具体的
には、電流供給装置として動作するカレントミラー回路
60の概略回路構成を示している。
【0043】カレントミラー回路60は、図1のカレン
トミラー回路21に対して相補的なもので、各要素は同
じであるが、NPNトランジスタはPNPトランジスタ
に、PNPトランジスタはNPNトランジスタに取り替
えられている。このカレントミラー回路60の動作につ
いては、図1を参照して説明した回路21の動作と実質
的に同じであることが当業者には容易に理解できるの
で、回路60の動作の詳細は省略する。
【0044】以上に説明した実施形態は、本発明を例示
する目的でなされたものであり、これに限定することと
意図したものではない。当業者は、説明した実施形態を
変形し、本発明の精神および内容を組み入れるものを考
え得ると思われるため、本発明の範囲については、前掲
の特許請求の範囲およびその等価物を参照して判断され
るべきである。
【図面の簡単な説明】
【図1】 本発明の実施形態1に係るカレントミラー回
路を示す図である。
【図2】 本発明の実施形態2に係るカレントミラー回
路を示す図である。
【図3】 従来のカレントミラー回路を示す図である。
【符号の説明】
21 カレントミラー回路、22 入力ノード、24
出力ノード、46 ハイインピーダンスノード、48
フィードバック網。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 入力ノードに供給される入力電流に応じ
    た出力電流を出力ノードに発生する電流発生装置であっ
    て、 入力電流に応じて基準電圧を発生する基準電圧発生手段
    と、 前記基準電圧を前記入力電流に応じた基準電流に変換
    し、前記基準電流をハイインピーダンスノードに供給す
    る基準電流供給手段と、 前記ハイインピーダンスノードに接続されたフィードバ
    ック網と、を含み、 前記フィードバック網は、前記ハイインピーダンスノー
    ドに接続され、前記ハイインピーダンスノードに流れる
    電流に応じて動作して前記出力電流を前記出力ノードに
    与える出力装置を含み、 前記フィードバック網は、前記ハイインピーダンスノー
    ドを流れる電流を前記基準電流に実質的に等しくするよ
    うに動作することを特徴とする電流発生装置。
  2. 【請求項2】 請求項1に記載の電流発生装置におい
    て、 更に、第一の電位ソースと第二の電位ソースとを有する
    ことを特徴とする電流発生装置。
  3. 【請求項3】 請求項2に記載の電流発生装置におい
    て、 前記出力装置は、ベースが前記ハイインピーダンスノー
    ドに接続され、エミッタが前記第一の電位ソースに接続
    され、コレクタが前記出力ノードに接続された出力トラ
    ンジスタを含み、 前記出力トランジスタは、前記ベースに供給される電流
    に応じて前記出力ノードに所定の前記出力電流を流すこ
    とを特徴とする電流発生装置。
  4. 【請求項4】 請求項3に記載の電流発生装置におい
    て、 前記基準電圧発生手段は、前記入力ノードと前記第一の
    電位ソースとの間に設けられた第一の抵抗を含むことを
    特徴とする電流発生装置。
  5. 【請求項5】 請求項4に記載の電流発生装置におい
    て、 前記フィードバック網は、前記出力トランジスタのエミ
    ッタと前記第一の電位ソースとの間に設けられた第二の
    抵抗を含むことを特徴とする電流発生装置。
  6. 【請求項6】 請求項5に記載の電流発生装置におい
    て、 前記入力電流と前記出力電流との比は、前記第一の抵抗
    と前記第二の抵抗との抵抗値の比に対応することを特徴
    とする電流発生装置。
  7. 【請求項7】 請求項5に記載の電流発生装置におい
    て、 前記フィードバック網は、更に、 コレクタが前記第一の電位ソースに接続され、ベースが
    前記出力トランジスタのエミッタに接続され、エミッタ
    が電流源に接続された第一のトランジスタと、 エミッタが前記第一の電位ソースに接続され、ベースが
    前記電流源に接続され、コレクタが前記ハイインピーダ
    ンスノードに接続される第二のトランジスタと、 を含むことを特徴とする電流発生装置。
  8. 【請求項8】 請求項5に記載の電流発生装置におい
    て、 前記基準電流供給手段は、電圧バッファ部と内部カレン
    トミラー部とを含むことを特徴とする電流発生装置。
  9. 【請求項9】 請求項8に記載の電流発生装置におい
    て、 前記電圧バッファ部は、 ベースが前記入力ノードに接続され、コレクタが前記第
    一の電位ソースに接続され、エミッタが前記電流源に結
    合された第三のトランジスタと、 ベースが前記第三のトランジスタのエミッタに接続さ
    れ、エミッタが第三の抵抗を介して前記第一の電位ソー
    スに接続され、コレクタが前記内部カレントミラー部に
    接続された第四のトランジスタと、を含み、 前記基準電流は、前記第一の抵抗と前記第二の抵抗との
    間の比に従って前記第四のトランジスタを介して発生す
    ることを特徴とする電流発生装置。
  10. 【請求項10】 請求項9に記載の電流発生装置におい
    て、 前記内部カレントミラー部は、 コレクタ及びベースが前記第四のトランジスタのコレク
    タに接続され、エミッタが前記第二の電位ソースに接続
    された入力側トランジスタと、 ベースが前記入力側トランジスタのベースに接続され、
    エミッタが前記第二の電位ソースに接続され、コレクタ
    が前記ハイインピーダンスノードに接続された出力側ト
    ランジスタと、を含み、 前記内部カレントミラー部は、前記入力側トランジスタ
    のコレクタに前記基準電流を受け、前記出力側トランジ
    スタのコレクタに前記基準電流と等価の基準電流を流
    し、前記ハイインピーダンスノードにこの基準電流を流
    すことを特徴とする電流発生装置。
  11. 【請求項11】 入力ノードに供給される入力電流に応
    じた出力電流を出力ノードに流す電流発生方法であっ
    て、 前記入力電流に応じて基準電圧を発生するステップと、 前記基準電圧を前記入力電流に応じた基準電流に変換し
    て、前記基準電流をハイインピーダンスノードに供給す
    るステップと、 前記ハイインピーダンスノードに接続されたフィードバ
    ック網が前記ハイインピーダンスノードを流れる電流を
    前記基準電流と実質的に同じ電流量に制御するステップ
    と、 所定の前記出力電流が前記出力ノードに流れように前記
    ハイインピーダンスノードに接続された出力装置が駆動
    されるステップと、 を含む電流発生方法。
JP7174574A 1994-07-13 1995-07-11 電流発生装置及び電流発生方法 Pending JPH0851321A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/274,230 US5461343A (en) 1994-07-13 1994-07-13 Current mirror circuit
US274230 2005-11-15

Publications (1)

Publication Number Publication Date
JPH0851321A true JPH0851321A (ja) 1996-02-20

Family

ID=23047347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7174574A Pending JPH0851321A (ja) 1994-07-13 1995-07-11 電流発生装置及び電流発生方法

Country Status (2)

Country Link
US (1) US5461343A (ja)
JP (1) JPH0851321A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808508A (en) * 1997-05-16 1998-09-15 International Business Machines Corporation Current mirror with isolated output
TW518816B (en) * 2002-02-01 2003-01-21 Richtek Technology Corp Inductor equivalent circuit and its application circuit
US6693478B1 (en) 2002-08-09 2004-02-17 Texas Instruments Incorporated System and method for implementing soft power up
US7279981B1 (en) * 2003-09-26 2007-10-09 Cypress Semiconductor Corp. Compensation method for low voltage, low power unity gain amplifier
US20070030064A1 (en) * 2005-08-03 2007-02-08 Yinglei Yu Integrated laterally diffused metal oxide semiconductor power detector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193109A (en) * 1981-05-22 1982-11-27 Nippon Telegr & Teleph Corp <Ntt> Current amplifying circuit
JPS62157409A (ja) * 1985-12-28 1987-07-13 Sony Corp 電流増幅回路
JPH02123805A (ja) * 1988-11-01 1990-05-11 Fujitsu Ltd 差動増幅回路
JPH0653756A (ja) * 1992-07-29 1994-02-25 Nec Corp カレントミラー回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4333120A (en) * 1980-02-27 1982-06-01 General Motors Corporation Transistor protection circuit
DE3336366C2 (de) * 1983-10-06 1985-08-14 Telefunken electronic GmbH, 7100 Heilbronn Breitbandverstärker zur Verstärkung eines Fotostromes
US4873673A (en) * 1986-12-03 1989-10-10 Hitachi, Ltd. Driver circuit having a current mirror circuit
US5025204A (en) * 1990-01-05 1991-06-18 Hewlett-Packard Company Current mirror using resistor ratios in CMOS process
US5248932A (en) * 1990-01-13 1993-09-28 Harris Corporation Current mirror circuit with cascoded bipolar transistors
US5166702A (en) * 1990-06-26 1992-11-24 Eastman Kodak Company LED printhead with improved current mirror driver and driver chip therefor
US5089769A (en) * 1990-11-01 1992-02-18 Motorola Inc. Precision current mirror
JP3110502B2 (ja) * 1991-07-31 2000-11-20 キヤノン株式会社 カレント・ミラー回路
JP3185803B2 (ja) * 1991-09-05 2001-07-11 ソニー株式会社 アンプ
US5311146A (en) * 1993-01-26 1994-05-10 Vtc Inc. Current mirror for low supply voltage operation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193109A (en) * 1981-05-22 1982-11-27 Nippon Telegr & Teleph Corp <Ntt> Current amplifying circuit
JPS62157409A (ja) * 1985-12-28 1987-07-13 Sony Corp 電流増幅回路
JPH02123805A (ja) * 1988-11-01 1990-05-11 Fujitsu Ltd 差動増幅回路
JPH0653756A (ja) * 1992-07-29 1994-02-25 Nec Corp カレントミラー回路

Also Published As

Publication number Publication date
US5461343A (en) 1995-10-24

Similar Documents

Publication Publication Date Title
JPH08316560A (ja) レーザダイオード駆動回路
JPS6136407B2 (ja)
JP4354680B2 (ja) 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ
JPH0322723B2 (ja)
US5521552A (en) Bipolar micro-power rail-to-rail amplifier
JPH0535350A (ja) 定電流源
US6566852B2 (en) Voltage generator, output circuit for error detector, and current generator
US4292583A (en) Voltage and temperature stabilized constant current source circuit
US6118263A (en) Current generator circuitry with zero-current shutdown state
US20030102919A1 (en) Amplifier circuit with regenerative biasing
US5461343A (en) Current mirror circuit
JP3461276B2 (ja) 電流供給回路およびバイアス電圧回路
JP3483721B2 (ja) 発光ダイオード駆動回路
KR101258281B1 (ko) 전압-전류 변환기 및 변환하기 위한 방법
JP2610307B2 (ja) 発光素子駆動回路
JP3091801B2 (ja) 電流発生装置
JPH0413692Y2 (ja)
JP2738607B2 (ja) 発光素子駆動回路
JP3398907B2 (ja) バイアス電流制御装置
JPH01288911A (ja) BiCMOS基準電圧発生器
JPH08293784A (ja) エミッタ結合型論理出力回路
JP2001507150A (ja) 高効率ベース電流ヘルパ
JP2623954B2 (ja) 利得可変増幅器
JP2602802Y2 (ja) 電流スイッチ回路
JPH0541554A (ja) レーザダイオード駆動回路