JPH04266026A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH04266026A JPH04266026A JP2635591A JP2635591A JPH04266026A JP H04266026 A JPH04266026 A JP H04266026A JP 2635591 A JP2635591 A JP 2635591A JP 2635591 A JP2635591 A JP 2635591A JP H04266026 A JPH04266026 A JP H04266026A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact holes
- resist
- crown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、超ＬＳＩ等の半導体装
置の製法に関し、特に金属クラウンの発生を防止したコ
ンタクトホールの形成に係わる。
置の製法に関し、特に金属クラウンの発生を防止したコ
ンタクトホールの形成に係わる。
【０００２】
【従来の技術】半導体集積回路の製造プロセス、特に超
ＬＳＩ製造プロセスではパターン寸法が益々細くなり、
ドライエッチングによる加工精度も以前より厳しくなっ
てきている。リソグラフィー技術においても下地の段差
が大きいとコンタクトホールを形成する際のパターニン
グが困難になる等の問題があり、平坦化又は平滑化（以
後、総称して平坦化という）処理が必須となってきてい
る。通常、平坦化は、段差を有する表面上にレジスト膜
を塗布形成し、エッチバックして行われる。そして、配
線の接続は、このように平坦化した表面にレジストマス
クを形成し、ドライエッチング例えばＲＩＥ（反応性イ
オンエッチング）によってコンタクトホールを形成し、
次いで、コンタクトホールを含んで全面に配線材料を蒸
着、ＣＶＤ等により形成し（例えばＡｌ膜を形成するか
、或はブランケットタングステン（Ｗ）を形成しエッチ
バックして又は選択タングステンＣＶＤによりコンタク
トホール内にタングステン埋込み層を形成してからＡｌ
膜を全面に形成し）、その後、パターニングして下地導
電膜、例えばＡｌ（又はＡｌ合金）膜に接続する上層配
線を形成するようになされる。
ＬＳＩ製造プロセスではパターン寸法が益々細くなり、
ドライエッチングによる加工精度も以前より厳しくなっ
てきている。リソグラフィー技術においても下地の段差
が大きいとコンタクトホールを形成する際のパターニン
グが困難になる等の問題があり、平坦化又は平滑化（以
後、総称して平坦化という）処理が必須となってきてい
る。通常、平坦化は、段差を有する表面上にレジスト膜
を塗布形成し、エッチバックして行われる。そして、配
線の接続は、このように平坦化した表面にレジストマス
クを形成し、ドライエッチング例えばＲＩＥ（反応性イ
オンエッチング）によってコンタクトホールを形成し、
次いで、コンタクトホールを含んで全面に配線材料を蒸
着、ＣＶＤ等により形成し（例えばＡｌ膜を形成するか
、或はブランケットタングステン（Ｗ）を形成しエッチ
バックして又は選択タングステンＣＶＤによりコンタク
トホール内にタングステン埋込み層を形成してからＡｌ
膜を全面に形成し）、その後、パターニングして下地導
電膜、例えばＡｌ（又はＡｌ合金）膜に接続する上層配
線を形成するようになされる。
【０００３】
【発明が解決しようとする課題】しかし乍ら、上述の平
坦化により、ドライエッチングで新たな問題点が発生し
つつある。例えばＲＩＥでは、反応性イオンの入射エネ
ルギーを利用している為、オーバーエッチング時の下地
金属膜のスパッタが問題となる。即ち、図３Ａに示すよ
うに素子が形成された半導体基板１上にＳｉＯ２ 等の
絶縁膜２、下地Ａｌ（又はＡｌ−Ｓｉ等のＡｌ合金）膜
３、例えばプラズマＣＶＤによるＳｉＮ等の絶縁膜４が
順次形成され、平坦化後、レジストマスク５を介してＲ
ＩＥによって絶縁膜４にコンタクトホール６を形成する
と、オーバーエッチング時に下地Ａｌ（又はＡｌ合金）
膜３がスパッタされ、蒸発、発散してホール内壁面にＡ
ｌクラウンと呼ばれるＡｌ被着物７が形成される。この
Ａｌクラウン７は、ひどい場合には図３Ｂに示すように
レジストマスク５を除去しても残り、爾後の配線プロセ
スに支障を来すものである。
坦化により、ドライエッチングで新たな問題点が発生し
つつある。例えばＲＩＥでは、反応性イオンの入射エネ
ルギーを利用している為、オーバーエッチング時の下地
金属膜のスパッタが問題となる。即ち、図３Ａに示すよ
うに素子が形成された半導体基板１上にＳｉＯ２ 等の
絶縁膜２、下地Ａｌ（又はＡｌ−Ｓｉ等のＡｌ合金）膜
３、例えばプラズマＣＶＤによるＳｉＮ等の絶縁膜４が
順次形成され、平坦化後、レジストマスク５を介してＲ
ＩＥによって絶縁膜４にコンタクトホール６を形成する
と、オーバーエッチング時に下地Ａｌ（又はＡｌ合金）
膜３がスパッタされ、蒸発、発散してホール内壁面にＡ
ｌクラウンと呼ばれるＡｌ被着物７が形成される。この
Ａｌクラウン７は、ひどい場合には図３Ｂに示すように
レジストマスク５を除去しても残り、爾後の配線プロセ
スに支障を来すものである。
【０００４】このＡｌクラウン７はオーバーエッチング
を減少させると、少なくなるが、図４に示すように平坦
化後に、下層配線となる段差上部のＡｌ（又はＡｌ合金
）膜パターン３Ａと段差下部のＡｌ（又はＡｌ合金）膜
パターン３Ｂに達するコンタクトホール６Ａ及び６Ｂを
同時にＲＩＥで形成すると、加工する絶縁膜４の膜厚が
異なるために、浅いコンタクトホール６Ａほど過剰なオ
ーバーエッチングとなり、浅いコンタクトホール６Ａで
のＡｌクラウン７の発生は防止できない。
を減少させると、少なくなるが、図４に示すように平坦
化後に、下層配線となる段差上部のＡｌ（又はＡｌ合金
）膜パターン３Ａと段差下部のＡｌ（又はＡｌ合金）膜
パターン３Ｂに達するコンタクトホール６Ａ及び６Ｂを
同時にＲＩＥで形成すると、加工する絶縁膜４の膜厚が
異なるために、浅いコンタクトホール６Ａほど過剰なオ
ーバーエッチングとなり、浅いコンタクトホール６Ａで
のＡｌクラウン７の発生は防止できない。
【０００５】特に、ＲＩＥによるコンタクトホール６の
形成では、イオン性（即ち反応性イオンの入射エネルギ
ー）が強いほど、高精度のコンタクトホールが得られる
が、反面、イオン性が強いためにＡｌクラウンが発生す
る。また、このようなＡｌクラウン７は、程度が軽けれ
ば、レジストマスク５の除去時、又は後処理時に偶然除
去される事もあるが、除去されたＡｌクラウン７はダス
トとなり、半導体装置製造に悪影響を及ぼすものである
。このように、Ａｌクラウン７の問題は、平坦化等で加
工する絶縁膜４の膜厚が場所によって異なる場合、本質
的に発生さるもので、その解決法が望まれていた。
形成では、イオン性（即ち反応性イオンの入射エネルギ
ー）が強いほど、高精度のコンタクトホールが得られる
が、反面、イオン性が強いためにＡｌクラウンが発生す
る。また、このようなＡｌクラウン７は、程度が軽けれ
ば、レジストマスク５の除去時、又は後処理時に偶然除
去される事もあるが、除去されたＡｌクラウン７はダス
トとなり、半導体装置製造に悪影響を及ぼすものである
。このように、Ａｌクラウン７の問題は、平坦化等で加
工する絶縁膜４の膜厚が場所によって異なる場合、本質
的に発生さるもので、その解決法が望まれていた。
【０００６】本発明は、上述の点に鑑み、所謂金属クラ
ウンの発生を防止して金属クラウンのないコンタクトホ
ールの形成を可能にした半導体装置の製法を提供するも
のである。
ウンの発生を防止して金属クラウンのないコンタクトホ
ールの形成を可能にした半導体装置の製法を提供するも
のである。
【０００７】
【課題を解決するための手段】本発明は、下地金属膜１
３上の絶縁膜１４にコンタクトホール１６Ａ，１６Ｂを
形成した後、絶縁膜１４を平坦化処理することを特徴と
する。
３上の絶縁膜１４にコンタクトホール１６Ａ，１６Ｂを
形成した後、絶縁膜１４を平坦化処理することを特徴と
する。
【０００８】
【作用】本発明においては、下地金属膜１３上の絶縁膜
１４にドライエッチングによってコンタクトホール１６
Ａ，１６Ｂを形成した後、絶縁膜１４を平坦化処理する
ことにより、金属クラウンの発生を防止して深さの異な
るコンタクトホール１６Ａ，１６Ｂを形成することがで
きる。即ち、平坦化前の状態では、段差上部及び段差下
部の下地金属膜１３Ａ，１３Ｂまでの絶縁膜１４の膜厚
はどこも同じ膜厚ｔ０ となっているために、ドライエ
ッチングで同時にコンタクトホール１６Ａ，１６Ｂを形
成した場合、同じエッチング時間でコンタクトホール１
６Ａ，１６Ｂが形成され過剰なオーバーエッチングとな
らず、金属クラウンは発生しない。そして、その後平坦
化処理することにより、最終的には深さの異なるコンタ
クトホール１６Ａ，１６Ｂが形成される。
１４にドライエッチングによってコンタクトホール１６
Ａ，１６Ｂを形成した後、絶縁膜１４を平坦化処理する
ことにより、金属クラウンの発生を防止して深さの異な
るコンタクトホール１６Ａ，１６Ｂを形成することがで
きる。即ち、平坦化前の状態では、段差上部及び段差下
部の下地金属膜１３Ａ，１３Ｂまでの絶縁膜１４の膜厚
はどこも同じ膜厚ｔ０ となっているために、ドライエ
ッチングで同時にコンタクトホール１６Ａ，１６Ｂを形
成した場合、同じエッチング時間でコンタクトホール１
６Ａ，１６Ｂが形成され過剰なオーバーエッチングとな
らず、金属クラウンは発生しない。そして、その後平坦
化処理することにより、最終的には深さの異なるコンタ
クトホール１６Ａ，１６Ｂが形成される。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１０】本例においては、まず図１Ａに示すように
、素子が形成された半導体基板１１上に段差を有する絶
縁膜１２が被着形成され、この絶縁膜１２の段差上部及
び段差下部に夫々下層配線パターン即ち、例えばＡｌ（
又はＡｌ合金）膜パターン１３〔１３Ａ，１３Ｂ〕が形
成される。そして、このＡｌ（又はＡｌ合金）膜パター
ン１３Ａ，１３Ｂ上を覆うように全面に絶縁膜、例えば
プラズマＣＶＤによるＳｉＮ膜１４を被着形成する。 ＳｉＮ膜１４は下地の段差に沿って均一な膜厚ｔ０ で
形成される。次いで、ＳｉＮ膜１４上にコンタクトホー
ル形成用のレジストマスク１５を形成する。このレジス
トマスク１５は、例えば微細パターンの形成を可能にし
た多層レジスト（ドライエッチング技術を利用してパタ
ーニングされたレジスト）を用いることができる。
、素子が形成された半導体基板１１上に段差を有する絶
縁膜１２が被着形成され、この絶縁膜１２の段差上部及
び段差下部に夫々下層配線パターン即ち、例えばＡｌ（
又はＡｌ合金）膜パターン１３〔１３Ａ，１３Ｂ〕が形
成される。そして、このＡｌ（又はＡｌ合金）膜パター
ン１３Ａ，１３Ｂ上を覆うように全面に絶縁膜、例えば
プラズマＣＶＤによるＳｉＮ膜１４を被着形成する。 ＳｉＮ膜１４は下地の段差に沿って均一な膜厚ｔ０ で
形成される。次いで、ＳｉＮ膜１４上にコンタクトホー
ル形成用のレジストマスク１５を形成する。このレジス
トマスク１５は、例えば微細パターンの形成を可能にし
た多層レジスト（ドライエッチング技術を利用してパタ
ーニングされたレジスト）を用いることができる。
【００１１】次に、図１Ｂに示すように、レジストマス
ク１５を介してＲＩＥによりＡｌ（又はＡｌ合金）膜パ
ターン１３Ａ及び１３Ｂに達するコンタクトホール１６
Ａ及び１６Ｂを同時に形成する。このＲＩＥでは、例え
ば反応ガスとしてＯ２ ：ＣＨＦ３ を３０ＳＣＣＭ：
７５ＳＣＣＭの流量比で供給し、圧力を５０ｍｔｏｒｒ
、電力を１３５０Ｗに設定する。このドライエッチング
時、コンタクトホール１６Ａ及び１６Ｂに対応する部分
のＳｉＮ膜１４はほぼ一定の膜厚ｔ０ であるため、い
ずれのコンタクトホール１６Ａ，１６Ｂにおいても従来
技術で述べたような過剰なオーバーエッチングはなくな
る。従って、このドライエッチング工程ではＡｌクラウ
ンは無視できる程度であり、実質的にＡｌクラウンは発
生しない。
ク１５を介してＲＩＥによりＡｌ（又はＡｌ合金）膜パ
ターン１３Ａ及び１３Ｂに達するコンタクトホール１６
Ａ及び１６Ｂを同時に形成する。このＲＩＥでは、例え
ば反応ガスとしてＯ２ ：ＣＨＦ３ を３０ＳＣＣＭ：
７５ＳＣＣＭの流量比で供給し、圧力を５０ｍｔｏｒｒ
、電力を１３５０Ｗに設定する。このドライエッチング
時、コンタクトホール１６Ａ及び１６Ｂに対応する部分
のＳｉＮ膜１４はほぼ一定の膜厚ｔ０ であるため、い
ずれのコンタクトホール１６Ａ，１６Ｂにおいても従来
技術で述べたような過剰なオーバーエッチングはなくな
る。従って、このドライエッチング工程ではＡｌクラウ
ンは無視できる程度であり、実質的にＡｌクラウンは発
生しない。
【００１２】しかる後、レジストを全面に塗布し、レジ
ストとＳｉＮ膜１４のエッチングレートがほぼ等しい条
件でエッチバックして、図２Ｃに示すように、ＳｉＮ膜
１４の表面を平坦化する。
ストとＳｉＮ膜１４のエッチングレートがほぼ等しい条
件でエッチバックして、図２Ｃに示すように、ＳｉＮ膜
１４の表面を平坦化する。
【００１３】次いで、図２Ｄに示すように、コンタクト
ホール１６Ａ及び１６Ｂ内を含む全面に配線材料例えば
Ａｌ（又はＡｌ合金）膜を蒸着等により被着形成し、次
いでパターニングして下地のＡｌ（又はＡｌ合金）膜パ
ターン１３Ａ及び１３Ｂに夫々接続するＡｌ系の上層配
線パターン１６を形成する。
ホール１６Ａ及び１６Ｂ内を含む全面に配線材料例えば
Ａｌ（又はＡｌ合金）膜を蒸着等により被着形成し、次
いでパターニングして下地のＡｌ（又はＡｌ合金）膜パ
ターン１３Ａ及び１３Ｂに夫々接続するＡｌ系の上層配
線パターン１６を形成する。
【００１４】或は、図示せざるも図２Ｃの工程後、例え
ばブランケットタングステンを形成しエッチバックして
、又は選択タングステンＣＶＤによりコンタクトホール
１６Ａ及び１６Ｂ内にタングステン埋込み層を形成する
。しかる後、タングステン埋込み層に接するようにＡｌ
（又はＡｌ合金）膜を形成し、パターニングしてタング
ステン埋込み層を介して下地Ａｌ（又はＡｌ合金）膜パ
ターン１３Ａ，１３Ｂを接続するＡｌ系の上層配線パタ
ーン１７を形成する。
ばブランケットタングステンを形成しエッチバックして
、又は選択タングステンＣＶＤによりコンタクトホール
１６Ａ及び１６Ｂ内にタングステン埋込み層を形成する
。しかる後、タングステン埋込み層に接するようにＡｌ
（又はＡｌ合金）膜を形成し、パターニングしてタング
ステン埋込み層を介して下地Ａｌ（又はＡｌ合金）膜パ
ターン１３Ａ，１３Ｂを接続するＡｌ系の上層配線パタ
ーン１７を形成する。
【００１５】上述の製法によれば、下地Ａｌ（又はＡｌ
合金）膜パターン１３Ａ及び１３Ｂを有する段差面上に
プラズマＣＶＤによるＳｉＮ膜１４を形成した状態、即
ち平坦化処理前の各部の膜厚ｔ０ がほぼ均一な状態で
、先にレジストマスク１５を介してＲＩＥ法によりコン
タクトホール１６Ａ及び１６Ｂを形成するので、過剰な
オーバーエッチングは生ぜず、Ａｌクラウンの発生はな
い。そして、コンタクトホール１６Ａ及び１６Ｂを形成
した後、絶縁膜１４に対する通常の平坦化処理を行うの
で、結果としてＡｌクラウンのないコンタクトホール１
６Ａ及び１６Ｂを形成することができる。従って、その
後のコンタクトホール１６Ａ，１６Ｂを介して上層配線
パターン１７と下地Ａｌ（又は合金）膜パターン１３Ａ
，１３Ｂとの接続が良好に行われる。
合金）膜パターン１３Ａ及び１３Ｂを有する段差面上に
プラズマＣＶＤによるＳｉＮ膜１４を形成した状態、即
ち平坦化処理前の各部の膜厚ｔ０ がほぼ均一な状態で
、先にレジストマスク１５を介してＲＩＥ法によりコン
タクトホール１６Ａ及び１６Ｂを形成するので、過剰な
オーバーエッチングは生ぜず、Ａｌクラウンの発生はな
い。そして、コンタクトホール１６Ａ及び１６Ｂを形成
した後、絶縁膜１４に対する通常の平坦化処理を行うの
で、結果としてＡｌクラウンのないコンタクトホール１
６Ａ及び１６Ｂを形成することができる。従って、その
後のコンタクトホール１６Ａ，１６Ｂを介して上層配線
パターン１７と下地Ａｌ（又は合金）膜パターン１３Ａ
，１３Ｂとの接続が良好に行われる。
【００１６】尚、上例では下地金属膜としてＡｌ系膜パ
ターン１３Ａ，１３Ｂを用いたが、その他Ｗ，ＷＳｉｘ
等を用いた場合にも本発明は応用可能である。
ターン１３Ａ，１３Ｂを用いたが、その他Ｗ，ＷＳｉｘ
等を用いた場合にも本発明は応用可能である。
【００１７】
【発明の効果】本発明によれば、金属クラウンの無いコ
ンタクトホールの形成が可能となり、コンタクトホール
を介して上層配線と下地金属膜とを良好に接続すること
ができる。従って、例えば微細コンタクトホールを必要
とする超ＬＳＩ等の製造に適用して好適ならしめるもの
である。
ンタクトホールの形成が可能となり、コンタクトホール
を介して上層配線と下地金属膜とを良好に接続すること
ができる。従って、例えば微細コンタクトホールを必要
とする超ＬＳＩ等の製造に適用して好適ならしめるもの
である。
【図１】本発明の実施例を示す製造工程図（その１）で
ある。
ある。
【図２】本発明の実施例を示す製造工程図（その２）で
ある。
ある。
【図３】従来の説明に供する製造工程図である。
【図４】従来の説明に供する断面図である。
１ 半導体基板
２ 絶縁膜
３ Ａｌ（又はＡｌ合金）膜
４ 絶縁膜
５ レジストマスク
６ コンタクトホール
７ Ａｌクラウン
１１ 半導体基板
１２ 絶縁膜
１３Ａ Ａｌ（又はＡｌ合金）膜パターン１３Ｂ
Ａｌ（又はＡｌ合金）膜パターン１４ 絶縁膜 １５ レジストマスク １６Ａ コンタクトホール １６Ｂ コンタクトホール １７ 上層配線パターン
Ａｌ（又はＡｌ合金）膜パターン１４ 絶縁膜 １５ レジストマスク １６Ａ コンタクトホール １６Ｂ コンタクトホール １７ 上層配線パターン
Claims (1)
- 【請求項１】 下地金属膜上の絶縁膜にコンタクトホ
ールを形成した後、前記絶縁膜を平坦化処理することを
特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2635591A JPH04266026A (ja) | 1991-02-20 | 1991-02-20 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2635591A JPH04266026A (ja) | 1991-02-20 | 1991-02-20 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04266026A true JPH04266026A (ja) | 1992-09-22 |
Family
ID=12191170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2635591A Pending JPH04266026A (ja) | 1991-02-20 | 1991-02-20 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04266026A (ja) |
-
1991
- 1991-02-20 JP JP2635591A patent/JPH04266026A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267012A (en) | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer | |
| JP3511802B2 (ja) | 金属配線の形成方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH04266026A (ja) | 半導体装置の製法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPH04266022A (ja) | 半導体装置の製法 | |
| JPH05182885A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH04267337A (ja) | 半導体装置の製法 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| KR20020037496A (ko) | 비트 라인 형성방법 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH05183057A (ja) | 開孔形成方法及びこれを用いた電子材料の製造方法 | |
| JPH088258B2 (ja) | パターン形成方法 | |
| JPH02148725A (ja) | 半導体集積回路の製造方法 |