JPH04267337A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH04267337A JPH04267337A JP2748791A JP2748791A JPH04267337A JP H04267337 A JPH04267337 A JP H04267337A JP 2748791 A JP2748791 A JP 2748791A JP 2748791 A JP2748791 A JP 2748791A JP H04267337 A JPH04267337 A JP H04267337A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- film
- etching
- crown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、超ＬＳＩ等の半導体装
置の製法に関し、特に金属クラウンのないコンタクトホ
ールの形成に係わる。
置の製法に関し、特に金属クラウンのないコンタクトホ
ールの形成に係わる。
【０００２】
【従来の技術】半導体集積回路の製造プロセス、特に超
ＬＳＩ製造プロセスではパターン寸法が益々細くなり、
ドライエッチングによる加工精度も以前より厳しくなっ
てきている。リソグラフィー技術においても下地の段差
が大きいとコンタクトホールを形成する際のパターニン
グが困難になる等の問題があり、平坦化又は平滑化（以
後、総称して平坦化という）処理が必須となってきてい
る。通常、平坦化は、段差を有する表面上にレジスト膜
を塗布形成し、エッチバックして行われる。そして、配
線の接続は、このように平坦化した表面にレジストマス
クを形成し、ドライエッチング例えばＲＩＥ（反応イオ
ンエッチング）によってコンタクトホールを形成し、次
いで、コンタクトホールを含んで全面に配線材料を蒸着
、ＣＶＤ等により形成し（例えばＡｌ膜を形成するか、
或はブランケットタングステン（Ｗ）を形成しエッチバ
ックして又は選択タングステンＣＶＤによりコンタクト
ホール内にタングステン埋込み層を形成してからＡｌ膜
を全面に形成し）、その後、パターニングして下地導電
膜、例えばＡｌ（又はＡｌ合金）膜に接続する上層配線
を形成するようになされる。
ＬＳＩ製造プロセスではパターン寸法が益々細くなり、
ドライエッチングによる加工精度も以前より厳しくなっ
てきている。リソグラフィー技術においても下地の段差
が大きいとコンタクトホールを形成する際のパターニン
グが困難になる等の問題があり、平坦化又は平滑化（以
後、総称して平坦化という）処理が必須となってきてい
る。通常、平坦化は、段差を有する表面上にレジスト膜
を塗布形成し、エッチバックして行われる。そして、配
線の接続は、このように平坦化した表面にレジストマス
クを形成し、ドライエッチング例えばＲＩＥ（反応イオ
ンエッチング）によってコンタクトホールを形成し、次
いで、コンタクトホールを含んで全面に配線材料を蒸着
、ＣＶＤ等により形成し（例えばＡｌ膜を形成するか、
或はブランケットタングステン（Ｗ）を形成しエッチバ
ックして又は選択タングステンＣＶＤによりコンタクト
ホール内にタングステン埋込み層を形成してからＡｌ膜
を全面に形成し）、その後、パターニングして下地導電
膜、例えばＡｌ（又はＡｌ合金）膜に接続する上層配線
を形成するようになされる。
【０００３】
【発明が解決しようとする課題】しかし乍ら、上述の平
坦化により、ドライエッチングで新たな問題点が発生し
つつある。例えばＲＩＥでは、反応性イオンの入射エネ
ルギーを利用している為、オーバーエッチング時の下地
金属膜のスパッタが問題となる。即ち、図３Ａに示すよ
うに、素子が形成された半導体基板１上にＳｉＯ２ 等
の絶縁膜２、下地Ａｌ（又はＡｌ−Ｓｉ等のＡｌ合金）
膜３、例えばプラズマＣＶＤによるＳｉＮ膜等の絶縁膜
４が順次形成され、平坦化後、レジストマスク５を介し
てＲＩＥによって絶縁膜４にコンタクトホール６を形成
すると、オーバーエッチング時に下地Ａｌ（又はＡｌ合
金）膜３がスパッタされ、蒸発、発散してホール内壁面
にＡｌクラウンと呼ばれるＡｌ被着物７が形成される。 このＡｌクラウン７は、ひどい場合には図３Ｂに示すよ
うにレジストマスク５を除去しても残り、爾後の配線プ
ロセスに支障を来すものである。
坦化により、ドライエッチングで新たな問題点が発生し
つつある。例えばＲＩＥでは、反応性イオンの入射エネ
ルギーを利用している為、オーバーエッチング時の下地
金属膜のスパッタが問題となる。即ち、図３Ａに示すよ
うに、素子が形成された半導体基板１上にＳｉＯ２ 等
の絶縁膜２、下地Ａｌ（又はＡｌ−Ｓｉ等のＡｌ合金）
膜３、例えばプラズマＣＶＤによるＳｉＮ膜等の絶縁膜
４が順次形成され、平坦化後、レジストマスク５を介し
てＲＩＥによって絶縁膜４にコンタクトホール６を形成
すると、オーバーエッチング時に下地Ａｌ（又はＡｌ合
金）膜３がスパッタされ、蒸発、発散してホール内壁面
にＡｌクラウンと呼ばれるＡｌ被着物７が形成される。 このＡｌクラウン７は、ひどい場合には図３Ｂに示すよ
うにレジストマスク５を除去しても残り、爾後の配線プ
ロセスに支障を来すものである。
【０００４】このＡｌクラウン７はオーバーエッチング
を減少させると、少なくなるが、図４に示すように平坦
化後に、段差上部のＡｌ（又はＡｌ合金）膜パターン３
Ａと段差下部のＡｌ（又はＡｌ合金）膜パターン３Ｂに
達するコンタクトホール６Ａと６Ｂを同時にＲＩＥで形
成すると、加工する絶縁膜４の膜厚が異なるために、浅
いコンタクトホール６Ａほど過剰なオーバーエッチング
となり、浅いコンタクトホール６ＡでのＡｌクラウン７
の発生は防止できない。
を減少させると、少なくなるが、図４に示すように平坦
化後に、段差上部のＡｌ（又はＡｌ合金）膜パターン３
Ａと段差下部のＡｌ（又はＡｌ合金）膜パターン３Ｂに
達するコンタクトホール６Ａと６Ｂを同時にＲＩＥで形
成すると、加工する絶縁膜４の膜厚が異なるために、浅
いコンタクトホール６Ａほど過剰なオーバーエッチング
となり、浅いコンタクトホール６ＡでのＡｌクラウン７
の発生は防止できない。
【０００５】特に、ＲＩＥによるコンタクトホール６の
形成ではイオン性（即ち反応性イオンの入射エネルギー
）が強いほど高精度のコンタクトホールが得られるが、
反面、イオン性が強いためにＡｌクラウン７が発生する
。また、このようなＡｌクラウン７は、程度が軽ければ
、レジストマスク５の除去時、又は後処理時に偶然除去
される事もあるが、除去されたＡｌクラウン７はダスト
となり、半導体装置製造に悪影響を及ぼすものである。 このように、Ａｌクラウン７の問題は、平坦化等で加工
する絶縁膜４の膜厚が場所によって異なる場合、本質的
に発生するもので、その解決法が望まれていた。
形成ではイオン性（即ち反応性イオンの入射エネルギー
）が強いほど高精度のコンタクトホールが得られるが、
反面、イオン性が強いためにＡｌクラウン７が発生する
。また、このようなＡｌクラウン７は、程度が軽ければ
、レジストマスク５の除去時、又は後処理時に偶然除去
される事もあるが、除去されたＡｌクラウン７はダスト
となり、半導体装置製造に悪影響を及ぼすものである。 このように、Ａｌクラウン７の問題は、平坦化等で加工
する絶縁膜４の膜厚が場所によって異なる場合、本質的
に発生するもので、その解決法が望まれていた。
【０００６】本発明は、上述の点に鑑み、所謂金属クラ
ウンのないコンタクトホールの形成を可能にした半導体
装置の製法を提供するものである。
ウンのないコンタクトホールの形成を可能にした半導体
装置の製法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、下地金属膜１
３上の絶縁膜１４にドライエッチングによりコンタクト
ホール１６を形成する工程と、ドライエッチングで生じ
た金属クラウン１７を、コンタクトホール１６に対して
斜めから反応性イオン２０を入射させてエッチング除去
する工程を有することを特徴とする。
３上の絶縁膜１４にドライエッチングによりコンタクト
ホール１６を形成する工程と、ドライエッチングで生じ
た金属クラウン１７を、コンタクトホール１６に対して
斜めから反応性イオン２０を入射させてエッチング除去
する工程を有することを特徴とする。
【０００８】
【作用】本発明においては、ドライエッチングによりコ
ンタクトホール１６を形成した後、コンタクトホール１
６に対して斜めから反応性イオン２０を入射させてエッ
チング処理することにより、下地金属膜１３に影響を与
えずにホール内壁面に生じた金属クラウン１７のみが選
択的に除去される。従って、金属クラウンのないコンタ
クトホールが形成される。
ンタクトホール１６を形成した後、コンタクトホール１
６に対して斜めから反応性イオン２０を入射させてエッ
チング処理することにより、下地金属膜１３に影響を与
えずにホール内壁面に生じた金属クラウン１７のみが選
択的に除去される。従って、金属クラウンのないコンタ
クトホールが形成される。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１０】本例においては、図１Ａに示すように、素
子が形成された半導体基板１１上に絶縁膜１２、下地配
線のＡｌ（又はＡｌ合金）膜１３及び絶縁膜１４が順次
形成される。ここでは、図示せざるも表面の段差を平坦
化するために、レジスト膜を塗布形成した後、エッチバ
ックが行われ、絶縁膜１４が平坦化されている。そして
、この絶縁膜１４上に所定パターンのレジストマスク１
５を形成する。
子が形成された半導体基板１１上に絶縁膜１２、下地配
線のＡｌ（又はＡｌ合金）膜１３及び絶縁膜１４が順次
形成される。ここでは、図示せざるも表面の段差を平坦
化するために、レジスト膜を塗布形成した後、エッチバ
ックが行われ、絶縁膜１４が平坦化されている。そして
、この絶縁膜１４上に所定パターンのレジストマスク１
５を形成する。
【００１１】次に、図１Ｂに示すように、レジストマス
ク１５を介してイオン性の強いＲＩＥにより絶縁膜１４
に高精度のコンタクトホール１６を形成する。このコン
タクトホール１６は浅いために、他の深いコンタクトホ
ールを同時形成に際して過剰のオーバーエッチングがな
され、この結果、下地のＡｌ（又はＡｌ合金）膜１３が
スパッタされて所謂Ａｌクラウン１７が発生する。尚、
このＡｌクラウン１７は絶縁膜１４及びレジストマスク
１５の側壁に付着しており、成分としてはＡｌ、Ｃ、Ｆ
、Ｏ等の混合物と考えられる。アッシングでも取れない
ことから安定なＡｌ、Ｆ、Ａｌ２ Ｏ３ も含まれてい
ると考えられるが、ラジカル反応では除去困難である。
ク１５を介してイオン性の強いＲＩＥにより絶縁膜１４
に高精度のコンタクトホール１６を形成する。このコン
タクトホール１６は浅いために、他の深いコンタクトホ
ールを同時形成に際して過剰のオーバーエッチングがな
され、この結果、下地のＡｌ（又はＡｌ合金）膜１３が
スパッタされて所謂Ａｌクラウン１７が発生する。尚、
このＡｌクラウン１７は絶縁膜１４及びレジストマスク
１５の側壁に付着しており、成分としてはＡｌ、Ｃ、Ｆ
、Ｏ等の混合物と考えられる。アッシングでも取れない
ことから安定なＡｌ、Ｆ、Ａｌ２ Ｏ３ も含まれてい
ると考えられるが、ラジカル反応では除去困難である。
【００１２】そこで、次に図２Ｃに示すように、例えば
ＲＩＢＥ（反応性イオンビームエッチング）等の反応性
イオンを方向性をもって照射可能な装置を用い、半導体
基板１１に対して、即ちコンタクトホール１６に対して
ホール径をＡ、ホール深さをＢとしたときのθ＝ｔａｎ
−１（Ａ／Ｂ）で表わされる角度θより大きな角度で
反応性イオン２０を入射させ、コンタクトホール内のレ
ジストマスク１５及び絶縁膜１４の側壁に付着したＡｌ
クラウン１７をエッチング除去する。角度θはコンタク
トホール１６のアスペクト比により決まるので、Ａｌク
ラウン１７の発生しているコンタクトホール１６によっ
て適宜決定すればよい。Ａｌクラウン１７として、絶縁
膜１４の側壁に付着しているものは特に問題にならず、
レジスト膜１５の側壁に付着しているものが問題となる
ため、方向性のある反応性イオン２０をコンタクトホー
ル１６に対して斜め方向により入射させて少なくともレ
ジストマスク１５の側壁に付着してＡｌクラウン１７を
除去する。
ＲＩＢＥ（反応性イオンビームエッチング）等の反応性
イオンを方向性をもって照射可能な装置を用い、半導体
基板１１に対して、即ちコンタクトホール１６に対して
ホール径をＡ、ホール深さをＢとしたときのθ＝ｔａｎ
−１（Ａ／Ｂ）で表わされる角度θより大きな角度で
反応性イオン２０を入射させ、コンタクトホール内のレ
ジストマスク１５及び絶縁膜１４の側壁に付着したＡｌ
クラウン１７をエッチング除去する。角度θはコンタク
トホール１６のアスペクト比により決まるので、Ａｌク
ラウン１７の発生しているコンタクトホール１６によっ
て適宜決定すればよい。Ａｌクラウン１７として、絶縁
膜１４の側壁に付着しているものは特に問題にならず、
レジスト膜１５の側壁に付着しているものが問題となる
ため、方向性のある反応性イオン２０をコンタクトホー
ル１６に対して斜め方向により入射させて少なくともレ
ジストマスク１５の側壁に付着してＡｌクラウン１７を
除去する。
【００１３】反応性ガスとしては、Ｃｌ２ 、ＢＣｌ３
、ＨＣｌ等のＣｌを含む塩素系ガス、又はＡｒ等の希
ガスと塩素系ガスの混合ガス等を用いることができる。 レジストマスク１５及び絶縁膜１４の側壁に均一に反応
性イオン２０を入射させる為には、半導体基板１１（所
謂ウエハ）を回転、又はウエハの方向を変えてエッチン
グすればよい。
、ＨＣｌ等のＣｌを含む塩素系ガス、又はＡｒ等の希
ガスと塩素系ガスの混合ガス等を用いることができる。 レジストマスク１５及び絶縁膜１４の側壁に均一に反応
性イオン２０を入射させる為には、半導体基板１１（所
謂ウエハ）を回転、又はウエハの方向を変えてエッチン
グすればよい。
【００１４】しかる後、図２Ｄに示すように、レジスト
マスク１５を除去し、コンタクトホール１６内を含む全
面に配線材料例えばＡｌ膜を蒸着等により被着形成し、
次いでパターニングして下地のＡｌ（又はＡｌ合金）膜
１３に接続するＡｌ上層配線１８を形成する。
マスク１５を除去し、コンタクトホール１６内を含む全
面に配線材料例えばＡｌ膜を蒸着等により被着形成し、
次いでパターニングして下地のＡｌ（又はＡｌ合金）膜
１３に接続するＡｌ上層配線１８を形成する。
【００１５】或は、図示せざるも図２Ｃの工程後、例え
ばブランケットタングステンを形成し、エッチバックし
て、又は選択タングステンＣＶＤにより、コンタクトホ
ール１６内にタングステン埋込み層を形成する。次いで
タングステン埋込み層に接するようにＡｌ膜を形成し、
パターニングしてタングステン埋込み層を介して下地Ａ
ｌ（又はＡｌ合金）膜１３と接続するＡｌ上層配線を形
成する。
ばブランケットタングステンを形成し、エッチバックし
て、又は選択タングステンＣＶＤにより、コンタクトホ
ール１６内にタングステン埋込み層を形成する。次いで
タングステン埋込み層に接するようにＡｌ膜を形成し、
パターニングしてタングステン埋込み層を介して下地Ａ
ｌ（又はＡｌ合金）膜１３と接続するＡｌ上層配線を形
成する。
【００１６】上述の製法によれば、Ａｌ（又はＡｌ合金
）膜１３上の絶縁膜１４に対してＲＩＥによりコンタク
トホール１６を形成した後、ＲＩＢＥ等の反応性イオン
を方向性をもって照射可能な装置を用いて斜めから反応
性イオン２０を入射させることにより、ＲＩＥで発生し
たＡｌクラウン１７をエッチング除去することができる
。しかもこの場合、ホール側壁に付着してＡｌクラウン
１７のみが除去され、コンタクトホール１６に臨む下地
のＡｌ（又はＡｌ合金）膜１３はエッチングの影響を全
く受けることがない。従って、その後コンタクトホール
１６を通じてＡｌ上層配線１８と下地のＡｌ（又はＡｌ
合金）膜１３との接続が良好に行える。
）膜１３上の絶縁膜１４に対してＲＩＥによりコンタク
トホール１６を形成した後、ＲＩＢＥ等の反応性イオン
を方向性をもって照射可能な装置を用いて斜めから反応
性イオン２０を入射させることにより、ＲＩＥで発生し
たＡｌクラウン１７をエッチング除去することができる
。しかもこの場合、ホール側壁に付着してＡｌクラウン
１７のみが除去され、コンタクトホール１６に臨む下地
のＡｌ（又はＡｌ合金）膜１３はエッチングの影響を全
く受けることがない。従って、その後コンタクトホール
１６を通じてＡｌ上層配線１８と下地のＡｌ（又はＡｌ
合金）膜１３との接続が良好に行える。
【００１７】尚、上例では下地金属膜としてＡｌ系膜１
３を用いたが、その他、Ｗ、ＷＳｉｘ等を用いた場合に
も本発明は応用可能である。
３を用いたが、その他、Ｗ、ＷＳｉｘ等を用いた場合に
も本発明は応用可能である。
【００１８】
【発明の効果】本発明によれば金属クラウンの無いコン
タクトホールの形成が可能となり、コンタクトホールを
介して上層配線と下地金属膜とを良好に接続することが
できる。従って、例えば微細コンタクトホールを必要と
する超ＬＳＩ等の製造に適用して好適ならしめるもので
ある。
タクトホールの形成が可能となり、コンタクトホールを
介して上層配線と下地金属膜とを良好に接続することが
できる。従って、例えば微細コンタクトホールを必要と
する超ＬＳＩ等の製造に適用して好適ならしめるもので
ある。
【図１】本発明の実施例の製造工程図（その１）である
。
。
【図２】本発明の実施例の製造工程図（その２）である
。
。
【図３】従来の説明に供する製造工程図である。
【図４】従来の説明に供する断面図である。
１ 半導体基板
２ 絶縁膜
３ Ａｌ（又はＡｌ合金）膜
４ 絶縁膜
５ レジストマスク
６ コンタクトホール
７ Ａｌクラウン
１１ 半導体基板
１２ 絶縁膜
１３ Ａｌ（又はＡｌ合金）膜
１４ 絶縁膜
１５ レジストマスク
１６ コンタクトホール
１７ Ａｌクラウン
１８ 上層配線
２０ 反応性イオン
Claims (1)
- 【請求項１】 下地金属膜上の絶縁膜にドライエッチ
ングによりコンタクトホールを形成する工程と、上記ド
ライエッチングで生じた金属クラウンを、上記コンタク
トホールに対して斜めから反応性イオンを入射させてエ
ッチング除去する工程を有することを特徴とする半導体
装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2748791A JPH04267337A (ja) | 1991-02-21 | 1991-02-21 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2748791A JPH04267337A (ja) | 1991-02-21 | 1991-02-21 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04267337A true JPH04267337A (ja) | 1992-09-22 |
Family
ID=12222489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2748791A Pending JPH04267337A (ja) | 1991-02-21 | 1991-02-21 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04267337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237603B1 (ko) * | 1996-10-29 | 2000-01-15 | 전주범 | 박막형 광로 조절 장치의 액츄에이터 |
-
1991
- 1991-02-21 JP JP2748791A patent/JPH04267337A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237603B1 (ko) * | 1996-10-29 | 2000-01-15 | 전주범 | 박막형 광로 조절 장치의 액츄에이터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US4645562A (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| KR20020061480A (ko) | 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치 | |
| JPH09321023A (ja) | 金属配線の形成方法 | |
| US6491042B1 (en) | Post etching treatment process for high density oxide etcher | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| CN116988065B (zh) | 一种类光栅结构金属电极制造方法和电极 | |
| JPH04267337A (ja) | 半導体装置の製法 | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| JPH09120954A (ja) | 半導体装置の製造方法 | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| KR100769142B1 (ko) | 반도체 소자 형성방법 | |
| TWI915948B (zh) | 一種位於開口側壁表面的膜層的刻蝕方法 | |
| JPS6161423A (ja) | ドライエツチング方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR100353530B1 (ko) | 반도체 소자의 제조방법 | |
| KR100223265B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| JP2740292B2 (ja) | 半導体素子の製造方法 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| US20030203618A1 (en) | Manufacturing method for semiconductor device | |
| JPH04266026A (ja) | 半導体装置の製法 | |
| JPH05165225A (ja) | レジスト除去方法 |