JPS6161423A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS6161423A JPS6161423A JP59183312A JP18331284A JPS6161423A JP S6161423 A JPS6161423 A JP S6161423A JP 59183312 A JP59183312 A JP 59183312A JP 18331284 A JP18331284 A JP 18331284A JP S6161423 A JPS6161423 A JP S6161423A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- directional
- residue
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は例えば超ＬＳＩの製造プロセス等において使用
されるドライエツチング方法の改良に関するものである
。
されるドライエツチング方法の改良に関するものである
。
〈発明の技術的背景とその問題点〉
一般に、超ＬＳＩの製造プロセス等においては微細加工
を行なうためにリアクティブイオンエツチング（ＲＩＥ
）等の方向性のエツチングが行なわれる。
を行なうためにリアクティブイオンエツチング（ＲＩＥ
）等の方向性のエツチングが行なわれる。
このようなＲＩＥ等によって段差上に被覆されチング残
りを生じることがある。また、方向性エツチングではエ
ツチング条件や膜の状態によっては異物が発生すること
がある。
りを生じることがある。また、方向性エツチングではエ
ツチング条件や膜の状態によっては異物が発生すること
がある。
第３図は従来の段差上１で被覆された膜のエツチング例
を示す図であり、同図（ａ）はエツチング前、同図［ｂ
）はエツチング残の状態を示している。ここで１は下地
基板、２は被エツチング膜、３はマスク、４は段差部の
エツチング残り、５は異物である。
を示す図であり、同図（ａ）はエツチング前、同図［ｂ
）はエツチング残の状態を示している。ここで１は下地
基板、２は被エツチング膜、３はマスク、４は段差部の
エツチング残り、５は異物である。
このような異物５の発生は微細な異物がエツチングのマ
スクとなり、新たなエツチング残りを生むからである。
スクとなり、新たなエツチング残りを生むからである。
従来のエツチングブＯセスでは、エツチング時間の延長
（オーバーエッチ）Ｋより、これらのエツチング残りを
除去していたが方向性エツチングは一般に下地との選択
比が低ｒため下地を損傷するという問題点があった。
（オーバーエッチ）Ｋより、これらのエツチング残りを
除去していたが方向性エツチングは一般に下地との選択
比が低ｒため下地を損傷するという問題点があった。
また、第４図に示すように段差がオーバーハング状にな
っている場合は、方向性エツチングではエツチング残り
６を除去することができず超ＬＳＩ等のデバイスの信頼
性に悪影響を与えていた。
っている場合は、方向性エツチングではエツチング残り
６を除去することができず超ＬＳＩ等のデバイスの信頼
性に悪影響を与えていた。
〈発明の目的〉
本発明は上記従来の欠点を除去し、エツチング工程の信
頼性の向上を実現し得ると共にＬＳＩ等の集積度の向上
及び高性能化に大きく寄与し得るドライエツチング方法
を提供することを目的とし、この目的を達成するため、
本発明のドライエツチング方法は、段差上に被覆された
膜をエツチングする工程において、微細加工のだめのエ
ツチング工程と、アンダカツトによるパターン寸法変化
をなくすための側壁保護膜を形成するだめの保護膜形成
工程と、上記方向性エツチング工程におけるエツチング
残りを除去するための等方性エツチング工程とを含むよ
うに構成されている。
頼性の向上を実現し得ると共にＬＳＩ等の集積度の向上
及び高性能化に大きく寄与し得るドライエツチング方法
を提供することを目的とし、この目的を達成するため、
本発明のドライエツチング方法は、段差上に被覆された
膜をエツチングする工程において、微細加工のだめのエ
ツチング工程と、アンダカツトによるパターン寸法変化
をなくすための側壁保護膜を形成するだめの保護膜形成
工程と、上記方向性エツチング工程におけるエツチング
残りを除去するための等方性エツチング工程とを含むよ
うに構成されている。
〈発明の実施例〉
未発明の実施例の説明に先立って、本発明のドライエツ
チング方法の原理を説明すれば、次の通りである。
チング方法の原理を説明すれば、次の通りである。
ドライエツチングには大別すると方向性の工・ノチング
と等方性のエツチングの２種類があり、方向性のエツチ
ングは主としてイオンによる反応を用いるものであり、
イオン照射に晒される部分だけがエツチングされアンダ
カツトは生じない。この方法は微細加工には適するが、
前述のようにエツチング残りを生じやすいという欠点が
ある。
と等方性のエツチングの２種類があり、方向性のエツチ
ングは主としてイオンによる反応を用いるものであり、
イオン照射に晒される部分だけがエツチングされアンダ
カツトは生じない。この方法は微細加工には適するが、
前述のようにエツチング残りを生じやすいという欠点が
ある。
これに対し等方性のエツチングにおいてはラジカルによ
る反応を用いるため、エツチングは等方的に進みアンダ
カツトか発生する。この方法は微細加工には適さないが
エツチング残りの除去には有効である。その理由として
ラジカル工・ノチングでは四方からエツチングが進むの
で、第４図に示すようなエツチング残りも除去できるこ
とがあげられる。
る反応を用いるため、エツチングは等方的に進みアンダ
カツトか発生する。この方法は微細加工には適さないが
エツチング残りの除去には有効である。その理由として
ラジカル工・ノチングでは四方からエツチングが進むの
で、第４図に示すようなエツチング残りも除去できるこ
とがあげられる。
本発明は、この２つのエツチング方法を組合せ段差上の
膜をエツチング残りを生ずることなくエツチングするこ
とを基本とし、最初に方向性のエツチングを行ない、次
に等方性のエツチングを行ないエツチング残りを除去す
る。等方性のエツチングの際のアンダカツトの発生を防
止するために側壁保護膜を形成する工程を２つのエツチ
ングの工程間ｉ７ｉ：挿入するように成した点を特徴と
している。
膜をエツチング残りを生ずることなくエツチングするこ
とを基本とし、最初に方向性のエツチングを行ない、次
に等方性のエツチングを行ないエツチング残りを除去す
る。等方性のエツチングの際のアンダカツトの発生を防
止するために側壁保護膜を形成する工程を２つのエツチ
ングの工程間ｉ７ｉ：挿入するように成した点を特徴と
している。
即ち、本発明のドライエツチング方法は、方向性のエツ
チング工程とアンダーカットによるパターン寸法変化を
なくすだめの側壁保護膜形成工程とエツチング残りを除
去するための等方性エツチングを紅合わせたものであり
、以下、段差上のポリシリコン（ＰｏｌｙＳｉ）のエツ
チングを例に本発明のドライエツチング方法の一実施例
を図面を参照して説明する。
チング工程とアンダーカットによるパターン寸法変化を
なくすだめの側壁保護膜形成工程とエツチング残りを除
去するための等方性エツチングを紅合わせたものであり
、以下、段差上のポリシリコン（ＰｏｌｙＳｉ）のエツ
チングを例に本発明のドライエツチング方法の一実施例
を図面を参照して説明する。
この実Ｍｉ例で用いる２つのエツチング工程の条件とそ
の結果を次表に示す。
の結果を次表に示す。
上記表において、条件のは方向性のエツチング、条件■
は方向性のエツチングと等方性のエツチングのほぼ中間
に属するエツチングであり、以後平等方性のエツチング
と称す。
は方向性のエツチングと等方性のエツチングのほぼ中間
に属するエツチングであり、以後平等方性のエツチング
と称す。
また上記表において、エツチングの方向性とは深さ方向
のエツチング母に対する横方向のエツチング量を定義し
たものであり、第２図における３４の値で定義されたも
のである。
のエツチング母に対する横方向のエツチング量を定義し
たものであり、第２図における３４の値で定義されたも
のである。
第１図ｆａＪ乃至（ｄｉは本発明のドライエツチング方
法の一実施例の工程を説明するための図であり、Ｓｉ基
板１１上に段差状の５ｉＯｚ＠１２が形成されており、
この５ｉ（ｈ膜１２上に堆積されたポリシリコン膜１３
を５ｉｎ２膜１４及び１５をマスクとしてエツチングす
るものである（第１図（ａ）参照）。
法の一実施例の工程を説明するための図であり、Ｓｉ基
板１１上に段差状の５ｉＯｚ＠１２が形成されており、
この５ｉ（ｈ膜１２上に堆積されたポリシリコン膜１３
を５ｉｎ２膜１４及び１５をマスクとしてエツチングす
るものである（第１図（ａ）参照）。
まず条件■でポリシリコン膜１３をジャストエツチング
までエツチングする。このとき条件■のエツチングは方
向性エツチングであるため、前述のようにエツチング残
り１６が残存する（第１図（ｂｌ）０次に０２プラズマ
処理（０２０，６Ｔｏｒｒ６００Ｗ ３０分）を行なう
。この０２プラズマ処理により２０＾°程度のシリコン
酸化膜が形成され側壁保護膜１７ 、１．７ 、 ・１
８になる（第１図（Ｃ））。
までエツチングする。このとき条件■のエツチングは方
向性エツチングであるため、前述のようにエツチング残
り１６が残存する（第１図（ｂｌ）０次に０２プラズマ
処理（０２０，６Ｔｏｒｒ６００Ｗ ３０分）を行なう
。この０２プラズマ処理により２０＾°程度のシリコン
酸化膜が形成され側壁保護膜１７ 、１．７ 、 ・１
８になる（第１図（Ｃ））。
次に条件■で平等方性のエツチングを行なう。この条件
でけ０□プラズマで形成されたシリコン酸化膜１７．１
８のうち水平面の膜１８ｔｒｉイオン衝撃により除去さ
れるが、側面の膜１７．１７．・・・は除去されずにポ
リシリコン膜１３．１３を保護する。その結果アンダカ
ツトを生じることなくエツチング残り１６が除去される
（＠１図（ｄ））。
でけ０□プラズマで形成されたシリコン酸化膜１７．１
８のうち水平面の膜１８ｔｒｉイオン衝撃により除去さ
れるが、側面の膜１７．１７．・・・は除去されずにポ
リシリコン膜１３．１３を保護する。その結果アンダカ
ツトを生じることなくエツチング残り１６が除去される
（＠１図（ｄ））。
なお、条件■のエツチングでは５ｉＯｚ とのエツチン
グレート比が充分高いのでオーバーエツチングを行なっ
ても下地５ｉ０２膜１２を損傷することがない、またこ
の条件■のエツチング方法は半等方的であるのでオーバ
ーハング状の段差１９にもぐり込んだレジスト残りも除
去することができる。
グレート比が充分高いのでオーバーエツチングを行なっ
ても下地５ｉ０２膜１２を損傷することがない、またこ
の条件■のエツチング方法は半等方的であるのでオーバ
ーハング状の段差１９にもぐり込んだレジスト残りも除
去することができる。
〈発明の効果〉
以上のように、未発明のドライエツチング方法は、方向
性のエツチング工程と、アンダカツトによるパターン寸
法変化をなくすための側壁保護膜形成工程と、エツチン
グ残りを除去するための等方性エツチングを組合せるこ
とにより、段差上に被覆された膜をエツチングした際に
残存するエツチング残りを下地を損傷させることなく効
果的に除去することが出来、エツチング工程の信頼性を
向上させることが出来る。その結果、例えば超ＬＳＩ製
作における歩留りの向上に大きく寄与すると共に、ＬＳ
Ｉの集積度の向上及び高性能化に大きく寄与するもので
ある。
性のエツチング工程と、アンダカツトによるパターン寸
法変化をなくすための側壁保護膜形成工程と、エツチン
グ残りを除去するための等方性エツチングを組合せるこ
とにより、段差上に被覆された膜をエツチングした際に
残存するエツチング残りを下地を損傷させることなく効
果的に除去することが出来、エツチング工程の信頼性を
向上させることが出来る。その結果、例えば超ＬＳＩ製
作における歩留りの向上に大きく寄与すると共に、ＬＳ
Ｉの集積度の向上及び高性能化に大きく寄与するもので
ある。
なお、本発明は上記実施例に限定されるものでなく、一
般の段差上の膜のエツチングに広く用いることが出来る
ことは言うまでもない。
般の段差上の膜のエツチングに広く用いることが出来る
ことは言うまでもない。
第１図（ａｌ乃至Ｆｄ）ｔｒｉそれぞれ本発明に係るド
ライエツチング方法の工程を説明するための図、第２図
はエツチングの方向性を説明するための図、第３図は従
来方法によるエツチング例を示す図、第４図はオーバー
ハング部のエツチング残りを示す図である。 １１・・・Ｓｉ基板、 １２・・・５ｉ０２膜、
１３・・・ポリシリコン膜（被エツチング膜）、１４．
１５・・・Ｓ ｉ Ｏｚ ＩＩ！ （マスク）、１６・
・・エツチング残り、 １７．１８・・・側壁保護膜。 代理人 弁理士 福 土受 彦（他２名）第１（２］
ライエツチング方法の工程を説明するための図、第２図
はエツチングの方向性を説明するための図、第３図は従
来方法によるエツチング例を示す図、第４図はオーバー
ハング部のエツチング残りを示す図である。 １１・・・Ｓｉ基板、 １２・・・５ｉ０２膜、
１３・・・ポリシリコン膜（被エツチング膜）、１４．
１５・・・Ｓ ｉ Ｏｚ ＩＩ！ （マスク）、１６・
・・エツチング残り、 １７．１８・・・側壁保護膜。 代理人 弁理士 福 土受 彦（他２名）第１（２］
Claims (1)
- 【特許請求の範囲】 １、段差上に被覆された膜をエッチングする工程におい
て、 微細加工のための方向性のエッチング工程と、アンダカ
ツトによるパターン寸法変化をなくすための側壁保護膜
を形成するための保護膜形成工程と、 上記方向性エッチング工程におけるエッチング残りを除
去するための等方性エッチング工程と、 を含んでなることを特徴とするドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183312A JPS6161423A (ja) | 1984-08-31 | 1984-08-31 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183312A JPS6161423A (ja) | 1984-08-31 | 1984-08-31 | ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6161423A true JPS6161423A (ja) | 1986-03-29 |
Family
ID=16133486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183312A Pending JPS6161423A (ja) | 1984-08-31 | 1984-08-31 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161423A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318667A (en) * | 1991-04-04 | 1994-06-07 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US5368685A (en) * | 1992-03-24 | 1994-11-29 | Hitachi, Ltd. | Dry etching apparatus and method |
| US5474650A (en) * | 1991-04-04 | 1995-12-12 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US6008133A (en) * | 1991-04-04 | 1999-12-28 | Hitachi, Ltd. | Method and apparatus for dry etching |
-
1984
- 1984-08-31 JP JP59183312A patent/JPS6161423A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318667A (en) * | 1991-04-04 | 1994-06-07 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US5354418A (en) * | 1991-04-04 | 1994-10-11 | Hitachi, Ltd. | Method for dry etching |
| US5474650A (en) * | 1991-04-04 | 1995-12-12 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US5650038A (en) * | 1991-04-04 | 1997-07-22 | Hitachi, Ltd. | Method for dry etching |
| US5795832A (en) * | 1991-04-04 | 1998-08-18 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US6008133A (en) * | 1991-04-04 | 1999-12-28 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US6136721A (en) * | 1991-04-04 | 2000-10-24 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US6333273B1 (en) | 1991-04-04 | 2001-12-25 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US7071114B2 (en) | 1991-04-04 | 2006-07-04 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US5368685A (en) * | 1992-03-24 | 1994-11-29 | Hitachi, Ltd. | Dry etching apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5007982A (en) | Reactive ion etching of silicon with hydrogen bromide | |
| JP2915807B2 (ja) | 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| US5387312A (en) | High selective nitride etch | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| US5767017A (en) | Selective removal of vertical portions of a film | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPH01309329A (ja) | プラズマエッチング方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| JPH0582636A (ja) | 反応性イオン・エツチング用緩衝マスク | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JP2591209B2 (ja) | ドライエッチング方法 | |
| US6806200B2 (en) | Method of improving etch uniformity in deep silicon etching | |
| US6033588A (en) | Method for improving differential etching rate of a metallic layer | |
| JP2687769B2 (ja) | ドライエッチング方法 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JP3305270B2 (ja) | 半導体装置の製造方法 | |
| JPH03222417A (ja) | 半導体装置の製造方法 | |
| US6139647A (en) | Selective removal of vertical portions of a film | |
| JP2629721B2 (ja) | ドライエッチング方法 | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| JP2654143B2 (ja) | 選択気相成長方法 | |
| JP2998173B2 (ja) | Ａｌエッチング方法 |