JPH04267441A - ウォッチドッグタイマ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明はウォッチドッグタイマ回路に関し
、特にマイクロプロセッサ上で動作するソフトウェアの
暴走を止めて正常動作に戻す働きをするウォッチドッグ
タイマ回路に関する。

【０００２】

【従来技術】従来、この種のウォッチドッグタイマ回路
においては、ソフトウェアによって周期的にカウントを
リセットし、マイクロプロセッサにリセット信号が入ら
ないようにしていた。したがって、ソフトウェアが不慮
の出来事によって暴走した場合にはカウントをリセット
させることができなくなるため、リセット信号がマイク
ロプロセッサに入力され、マイクロプロセッサのリセッ
トが行われる。これにより、マイクロプロセッサ上で動
作するソフトウェアを正常の動作に戻すようになってい
た。

【０００３】すなわち、図２に示すように、アドレスデ
コーダ２はマイクロプロセッサ１からのアドレス出力１
００　をデコードし、マイクロプロセッサ１から特定の
アドレスが入力されるとリセット信号１０２　をカウン
タ５に出力する。カウンタ５ではフリーランクロック１
０５　によって計数動作が行われ、アドレスデコーダ２
からリセット信号１０２　が入力されるとその計数値が
リセットされる。 また、カウンタ５はアドレスデコーダ２からリセット信
号１０２　が入力されず、その計数値が所定値になると
リセット信号１０６　をマイクロプロセッサ１に出力す
る。ここで、フリーランクロック１０５　とはウォッチ
ドッグタイマ回路を動作させるための電源が供給されて
いる間、停止することなく発振しているクロック信号で
ある。

【０００４】このような従来のウォッチドッグタイマ回
路では、マイクロプロセッサ１がホールトストップする
と、アドレス出力１００　がアドレスデコーダ２に出力
されなくなるため、カウンタ５のカウントが進んでリセ
ット信号１０６　がマイクロプロセッサ１に出力され、
マイクロプロセッサ１がリセットされてしまうので、マ
イクロプロセッサ１においてホールトストップ機能を活
用することができないという欠点がある。

【０００５】

【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、本来の目的を損うことな
く、ホールトストップ機能を活用することができるウォ
ッチドッグタイマ回路の提供を目的とする。

【０００６】

【発明の構成】本発明によるウォッチドッグタイマ回路
は、マイクロプロセッサ上で動作するソフトウェアによ
ってリセットされ、予め設定された所定時間を計時した
ときに前記マイクロプロセッサにリセット信号を送出す
るタイマを含むウォッチドッグタイマ回路であって、前
記マイクロプロセッサが一時停止状態か否かを検出する
検出手段と、前記検出手段によって前記マイクロプロセ
ッサの一時停止状態が検出されたときに前記タイマをリ
セットする手段とを設けたことを特徴とする。

【０００７】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【０００８】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、アドレスデコーダ２はマイ
クロプロセッサ１からのアドレス出力１００　をデコー
ドし、マイクロプロセッサ１から特定のアドレスが入力
されるとリセット信号１０２　をオアゲート４に出力す
る。また、ステータスデコーダ３はマイクロプロセッサ
１からのステータス出力１０１　をデコードし、マイク
ロプロセッサ１がホールトストップ状態になったことを
検出するとリセット信号１０３　をオアゲート４に出力
する。オアゲート４はアドレスデコーダ２からのリセッ
ト信号１０２　とステータスデコーダ３からのリセット
信号１０３　との論理和をとり、その演算結果をリセッ
ト信号１０４　としてカウンタ５に出力する。

【０００９】カウンタ５はフリーランクロック１０５　
によって計数動作を行い、オアゲート４からリセット信
号１０４　が入力されるとその計数値をリセットする。 また、カウンタ５はオアゲート４からリセット信号１０
４　が入力されず、その計数値が所定値になるとリセッ
ト信号１０６　をマイクロプロセッサ１に出力する。

【００１０】この図１を用いて本発明の一実施例の動作
について説明する。まず、マイクロプロセッサ１上で動
作するソフトウェアが通常動作中の場合、ソフトウェア
が周期的にメモリアドレス空間上の割当てられた特定の
アドレス、あるいはＩ／Ｏアドレス空間上の割当てられ
た特定のアドレスをアクセスすると、アドレスデコーダ
２からリセット信号１０２　が出力される。オアゲート
４はアドレスデコーダ２からリセット信号１０２　が入
力されると、リセット信号１０４　をカウンタ５に出力
する。よって、カウンタ５ではその計数値がリセットさ
れるので、マイクロプロセッサ１にリセット信号１０６
　が出力されることはない。つまり、ソフトウェアが通
常動作を行っているかぎり、カウンタ５の計数値がソフ
トウェアによって周期的にリセットされるため、マイク
ロプロセッサ１がリセットされることはない。

【００１１】ソフトウェアが不慮の出来事によって暴走
した場合、カウンタ５の計数値がソフトウェアによって
周期的にリセットされなくなるため、カウンタ５の計数
値が所定値になるとリセット信号１０６　がマイクロプ
ロセッサ１に出力される。したがって、マイクロプロセ
ッサ１はカウンタ５からのリセット信号１０６　によっ
てリセットされ、ソフトウェアが暴走状態から復帰して
正常動作に戻る。

【００１２】一方、ソフトウェアが意図的にホールトス
トップした場合、マイクロプロセッサ１がホールトスト
ップ状態になったことをステータスデコーダ３が検出す
ると、ステータスデコーダ３からオアゲート４にリセッ
ト信号１０３　が出力される。オアゲート４はステータ
スデコーダ３からリセット信号１０３　が入力されると
、リセット信号１０４　をカウンタ５に出力する。よっ
て、カウンタ５ではその計数値がリセットされるので、
マイクロプロセッサ１にリセット信号１０６　が出力さ
れることはない。 つまり、ソフトウェアがホールトストップすると、ステ
ータスデコーダ３からのリセット信号１０３　によって
カウンタ５の計数値がリセットされるので、マイクロプ
ロセッサ１はホールトストップ状態を保持することがで
きる。

【００１３】このように、ステータスデコーダ３がマイ
クロプロセッサ１のステータス出力１０１　からホール
トストップ状態を検出したときにステータスデコーダ３
から出力されるリセット信号１０３　でカウンタ５の計
数値をリセットするようにすることによって、ソフトウ
ェアの暴走状態を正常状態に復帰させるというウォッチ
ドッグタイマ回路本来の目的を損うことなく、積極的に
ホールトストップ機能を活用することができる。

【００１４】

【発明の効果】以上説明したように本発明によれば、予
め設定された所定時間を計時したときにマイクロプロセ
ッサにリセット信号を送出するタイマを、マイクロプロ
セッサの一時停止状態が検出されたときにリセットする
ようにすることによって、ウォッチドッグタイマ回路本
来の目的を損うことなく、ホールトストップ機能を活用
することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】従来例の構成を示すブロック図である。

【符号の説明】

１　　マイクロプロセッサ ２　　アドレスデコーダ ３　　ステータスデコーダ ４　　オアゲート ５　　カウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　マイクロプロセッサ上で動作するソフ
   トウェアによってリセットされ、予め設定された所定時
   間を計時したときに前記マイクロプロセッサにリセット
   信号を送出するタイマを含むウォッチドッグタイマ回路
   であって、前記マイクロプロセッサが一時停止状態か否
   かを検出する検出手段と、前記検出手段によって前記マ
   イクロプロセッサの一時停止状態が検出されたときに前
   記タイマをリセットする手段とを設けたことを特徴とす
   るウォッチドッグタイマ回路。