JPH04267517A - 半導体薄膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に半導体薄膜の形成方法に関する。

【０００２】

【従来の技術】最近、半導体装置の製造技術は著しく進
歩し、集積回路の微細化がサブミクロンオーダーで実現
されている。しかしながら、このような微細化も一つ一
つの半導体素子の大きさを小さくするだけではもはや集
積化の限界に達しつつある。そこで一部の素子などを垂
直方向に重ね合わせることにより集積度を上げる方法が
要求されてきている。

【０００３】そこで、素子を重ねるために、下地に素子
形成した後この上に絶縁膜を形成し、さらにその後、こ
の絶縁膜上にシリコン膜を形成し、このシリコン膜に素
子形成する技術が開発されてきている。

【０００４】このような技術において、上記シリコン膜
を形成する方法として固相成長法がある。この方法は、
絶縁膜上に非晶質（アモルファス）シリコン膜を堆積し
、このアモルファスシリコン膜を熱処理により単結晶膜
或いは結晶粒の大きな多結晶膜に固相成長させる方法で
ある。この固相成長法は、上記熱処理の温度が一般に５
００〜８００℃と低いため、下層の下地に既に形成され
た素子にダメージ等の悪影響を及ぼすことがない。

【０００５】しかしながら、上記固相成長法には次に述
べる問題がある。即ち、固相成長により結晶化が進行す
る際、まず非晶質シリコン膜中で結晶核が発生し、次に
これが成長し、結晶成長が進行する。しかし、この時別
の結晶核が新たに発生し、この核から結晶成長が別に進
行するため、一つ一つの結晶はその成長過程で新しくで
きた別の結晶とぶつかって十分に大きくなることができ
ない。

【０００６】以上の問題点は、非晶質シリコン膜の結晶
化の際に、該シリコン膜と下地の絶縁膜、例えば酸化シ
リコン膜との界面で生ずる応力の影響により増々顕著に
なる。図１０は、この問題点を説明する説明図である。 この図に示すように、シリコン基板１０１　上には酸化
シリコン膜１０２　及び非晶質シリコン膜１０３　がこ
の順に形成されているが、非晶質シリコン膜１０３　と
酸化シリコン膜１０２　との界面では、非晶質シリコン
膜１０３　の結晶化の際、非晶質シリコン膜１０３　に
は引張り応力１０４　が、下地の酸化シリコン膜１０２
　には圧縮応力１０５　が加わる。この場合、非晶質シ
リコン膜１０３　中のシリコン原子は上記引張り応力１
０４　により結晶格子中の所定の位置に配列することを
妨げられる。従って、非晶質シリコン膜１０３　の結晶
化部分１０３ａの成長速度は極度に低下せしめられ、こ
のため、この結晶の成長過程で新たな結晶核が多数発生
し、この核からも結晶化が進んでしまう。この結果、結
晶粒の大きさは極度に小さくなってしまう問題があった
。

【０００７】

【発明が解決しようとする課題】以上述べたように、従
来の半導体薄膜の形成方法は、絶縁膜上に形成した非晶
質シリコン膜中で、結晶核からの結晶成長が長く伸びず
、結晶粒が大きくならないという問題を抱えていた。 本発明は上記実情に鑑みてなされたものであり、結晶粒
の大きさを大幅に増加せしめることのできる半導体薄膜
の形成方法を提供することを目的とする。 ［発明の構成］

【０００８】

【課題を解決するための手段】前述した問題を解決する
ため本発明は、基体上に非晶質半導体からなる第１の膜
を形成する工程と、この第１の膜上に第１の膜の結晶化
温度より低い温度で第２の膜を形成する工程と、前記第
１の膜を固相成長により結晶化させる工程とを含むこと
を特徴とする半導体薄膜の形成方法を提供する。

【０００９】

【作用】本発明による半導体薄膜の形成方法であれば、
基体上に形成された非晶質半導体からなる第１の膜上に
、第１の膜の結晶化温度より低い温度で第２の膜を形成
するので、前記第１の膜は結晶化を起こさず、さらにこ
の後、この第１の膜を前記第２の膜を収縮させながら結
晶化するので、この第１の膜は前記第２の膜により圧縮
応力を受ける。前記第１の膜中の原子はこの圧縮応力に
より所定の結晶格子位置に迅速に配列するようになり、
このため第１の膜の結晶化速度は著しく向上する。 従って、膜中で新たな核が形成される前に結晶化が大幅
に進行するので、結晶粒の大きな多結晶半導体膜を形成
でき、この膜に形成する素子の特性を大幅に向上させる
ことができる。

【００１０】

【実施例】図１〜図６は本発明による半導体薄膜の形成
方法の一実施例を示す工程断面図である。

【００１１】まず、図１に示すようにシリコン基板１上
に絶縁膜、例えば酸化シリコン膜２を膜厚５０００オン
グストロームで形成した後、さらにこの酸化膜２上に多
結晶シリコン膜３を膜厚１０００オングストロームで形
成した。この多結晶シリコン膜３は、ＳｉＨ４　，Ｈｅ
の混合ガスを用いた通常のＬＰＣＶＤ法により、基板温
度６１０℃，圧力０．５Ｔｏｒｒの条件で堆積せしめた
。

【００１２】次に、図２に示すようにシリコンイオン４
を前記多結晶シリコン膜３にイオン注入することにより
、この膜を非晶質化し、非晶質シリコン膜（第１の膜）
３とした。この時の条件は加速電圧５０ＫｅＶ　，ドー
ズ量１×１０１５ｃｍ−２とした。なお、多結晶シリコ
ン膜３の膜厚が２０００オングストロームの場合は、膜
厚が大きいので、膜全体を非晶質化するためには、膜の
深い部分と浅い部分に対して２度にわたってイオン注入
する必要がある。この場合、イオン注入条件は５０Ｋｅ
Ｖ，２．５×１０１５ｃｍ−２及び１２０ＫｅＶ，５．
４×１０１５ｃｍ−２とした。

【００１３】次に、図３に示すようにＳｉＨ４　及びＯ
２　の混合ガスを用いたＬＰＣＶＤ法により、基板温度
４００℃，ＳｉＨ４　流量２００ＳＣＣＭ，Ｏ２　流量
２００ＳＣＣＭ，圧力１Ｔｏｒｒにて、第２の膜として
酸化シリコン膜５を膜厚３０００オングストロームで非
晶質シリコン膜３上に堆積した。この堆積した非晶質シ
リコン膜３は非常にポーラスで電気的耐性が劣っていた
。またこの時、非晶質シリコン膜３はアモルファス状態
のままで結晶化を起こさなかった。

【００１４】さらに、図４に示すように基板温度６００
℃、処理時間２０時間で非酸化性雰囲気、例えばＮ２　
又はＡｒ等の雰囲気下で熱処理を行った。この際、前記
非晶質シリコン膜３は結晶化により体積収縮が起こり、
また酸化シリコン膜５も、ＳｉＯ４　の正四面体同志の
結合状態が変化し、原子間距離が小さくなることにより
、体積収縮を起こす。非晶質シリコン膜３の体積収縮は
、結晶核形成に所定の時間が必要である一方、酸化シリ
コン膜５はＳｉＯ４　正四面体同志の結合状態が容易に
変化するため、酸化シリコン膜５の方が早めに堆積収縮
を起こす。また体積収縮率も、非晶質シリコンが２〜３
％であるのに対し、本実施例で形成した酸化シリコンは
１０％弱と著しく大きい。このため、非晶質シリコン膜
３は酸化シリコン膜５により圧縮応力を受け、この応力
により結晶化の速度が大幅に向上する。即ち、非晶質シ
リコン膜３中のシリコン原子が、この応力により所定の
結晶格子位置に迅速に配列するようになり、このため非
晶質シリコン膜３の結晶化速度は著しく向上する。本実
施例ではこの圧縮応力の値は１０８　〜１０９　ｄｙｍ
　／ｃｍ２　であり、結晶化速度は酸化膜５を用いない
場合と比べてほぼ２倍となった。このように結晶化速度
が向上すれば、アモルファス膜中で新たな核が形成され
る前に、結晶は大きく成長することができる。実際、本
実施例で、酸化膜５のない場合と比べてほぼ２倍の大き
さの結晶粒が形成されていることを確認した。なお、こ
の場合、結晶核の形成速度（活性化エネルギー）は変わ
らない。

【００１５】次に、図５に示すように弗酸又は弗化アン
モニウム溶液等を用いて、上記酸化シリコン膜５の除去
を行った。なおここで、この酸化膜の除去は所望により
行わなくてもよい。但し、薄膜トランジスタのように薄
い素子の場合は、後工程を容易にするため除去した方が
好ましい。

【００１６】最後に、図６に示すように、イオン注入に
よるソース６ａ，ドレイン６ｂの形成、ＬＯＣＯＳ法に
よる素子分離絶縁膜７の形成を行った後、通常の方法に
よりゲート絶縁膜（厚み３５０〜４５０オングストロー
ム）８，ゲート電極（厚み４０００オングストローム）
９，層間絶縁膜１０，コンタクト配線１１ａ，１１ｂ，
パッシベーション膜１２を形成し、薄膜ＭＯＳトランジ
スタを完成した。

【００１７】次に、酸化膜を用いた本発明による方法で
形成した多結晶シリコン膜を用いてＭＯＳ素子を作製し
た場合の移動度を、酸化膜を用いない従来の方法で形成
した多結晶シリコン膜の場合と比較した。

【００１８】図７は、本発明による方法で形成した膜の
場合の移動度を示した特性図，図８は、従来の方法で形
成した膜の場合の移動度を示した特性図である。これら
の図を見てわかるように、本発明を用いた場合のＭＯＳ
素子は、従来のＭＯＳ素子と比べて、移動度が大きくな
るとともに、そのばらつきが小さくなっている。即ち、
素子特性が改善されたことがわかる。

【００１９】なおここで、本発明の方法により形成する
ＭＯＳ素子は次のようにして作製した。即ち、上記実施
例方法により形成した非晶質シリコン膜にチャネルを形
成するため燐を加速電圧１５ＫｅＶ　，ドーズ量１×１
０１３ｃｍ−２でイオン注入し、さらに酸化シリコン膜
を２０００オングストロームで上記実施例と同じ方法に
より堆積した。さらに７００℃、５時間の熱処理を行う
ことにより前記非晶質シリコン膜を結晶化させ、この膜
に幅１μｍ，長さ０．５μｍのＭＯＳ素子を作製した。 ここでは７００℃、５時間という高温、短時間の熱処理
を行うことにより、結晶粒の大きさを小さくし、素子間
の移動度のばらつきを極力抑えた。

【００２０】一方、従来の方法により形成するＭＯＳ素
子は、従来通り酸化シリコン膜無しで結晶化を行い、こ
の膜に本発明によるものと同じ大きさのＭＯＳ素子を作
製した。

【００２１】また、上記したＭＯＳ素子の結晶粒の大き
さを、透過電子顕微鏡を用いた観察により測定した。そ
の結果、本発明を用いた場合のＭＯＳ素子の方が、従来
の場合よりも最大の結晶粒の大きさが約０．５μｍと２
倍以上大きく、また粒の大きさのばらつきも少なかった
。この理由は、本発明の方法を用いれば、酸化シリコン
膜から受ける圧縮応力により結晶粒の大きさを十分大き
くすることができるとともに、チャネル領域より適度に
小さい状態でその大きさを揃えることができるからであ
る。従って、どの素子のチャネル領域でも安定してほぼ
同じ数の少数の粒界を含ませることができ、素子特性を
向上させることができる。次に、非晶質シリコン膜をシ
リコン基板の一部表面を種部として結晶化する方法に本
発明を適用した他の実施例について説明する。

【００２２】図９はこの実施例を示す断面図である。こ
の図に示すように、シリコン基板２１上にはＬＯＣＯＳ
法により酸化シリコン膜２２が選択的に形成されており
、その全面に非晶質シリコン膜（第１の膜）２３が形成
されている。この非晶質シリコン膜２３は多結晶シリコ
ン膜を２０００オングストローム堆積し、シリコンイオ
ン注入（加速電圧／ドーズ量：５０ＫｅＶ　／２．５×
１０１５ｃｍ−２，１２０Ｋｅｖ　／５．４×１０１５
ｃｍ−２）でアモルファス化して形成したものである。 ここで、酸化シリコン膜２２が形成されないシリコン基
板２１表面は種部２１ａとして非晶質シリコン膜２３と
接続しており、この種部２１ａから非晶質シリコンが結
晶化する。２３ａはその結晶化部分である。さらに非晶
質シリコン膜２３上には第２の膜として酸化シリコン膜
２４が形成されている。この膜２４はＣＶＤ法によりＳ
ｉＯ２　を前述した図５の工程と同じ条件で堆積したも
のである。

【００２３】以上の試料に対して前述した図４の工程と
同じ条件で熱処理を行うことにより、非晶質シリコン膜
２３の結晶化を行った。その結果、熱処理により種部２
１ａから単結晶化できる距離は１５μｍとなり、従来方
法による距離５μｍと比較して飛躍的に向上させること
ができた。

【００２４】この理由は、非晶質シリコン膜２３を結晶
化させるための熱処理の際、酸化シリコン膜２４は矢印
Ａの方向に収縮し、この収縮のため非晶質シリコン膜２
３には矢印Ｂの方向に圧縮応力が働くので、前述した実
施例と同様の作用により結晶成長が促進されるからであ
る。

【００２５】なお、本発明は上記実施例に限定されるこ
とはない。例えば、非晶質シリコン膜上に形成する酸化
シリコン膜の形成条件としては、基板温度は３５０〜５
００℃の範囲内、ＳｉＨ４　及びＯ２　の流量はともに
５０〜５００ＳＣＣＭの範囲内、圧力は１Ｔｏｒｒ以下
が好ましく、この範囲を基準として適宜変更できる。

【００２６】また、第２の膜として上記した酸化シリコ
ン膜の代わりに窒化シリコン膜を用いてもよく、例えば
ＳｉＨ４　やＮＨ３　等のガスを用いて形成できる。こ
の場合の形成条件としては、基板温度は３５０〜５００
℃の範囲内、ＳｉＨ４　及びＮＨ３の流量はともに５０
〜５００ＳＣＣＭの範囲内が好ましい。

【００２７】さらにまた、非晶質シリコン膜としては、
既に述べたイオン注入により作ったものでなくても、Ｓ
ｉＨ４　やＳｉ２　Ｈ６等を用いたＣＶＤ法により直接
形成した膜でも同様の挙動を示し、いずれも本発明によ
る方法を用いての熱処理により、同様の結果を得ること
ができた。ここで言うＣＶＤの条件としては、非晶質シ
リコンを堆積させる温度は４５０〜６００℃の範囲、原
料ガスとしてシランガスを用いる場合その分圧は０．１
〜５．０Ｔｏｒｒ、ジシランガスを用いる場合その分圧
は０．１〜５．０Ｔｏｒｒの範囲である。

【００２８】さらにまた、固相成長のための熱処理温度
は５５０〜７００℃が好ましく、この固相成長せしめる
非晶質半導体膜は非晶質シリコン以外の材料の膜であっ
てもよい。

【００２９】その他、一般に不純物の添加により結晶成
長速度は増加するが、本発明による半導体薄膜の形成方
法では、固相成長法において、非常に少ない不純物量、
例えばチャネルイオン注入程度の量でも十分結晶粒を大
きくする効果が現れた。実験によると、燐以外にもボロ
ン、砒素等　ＩＩＩ族或いはＶ族の不純物についても同
様の効果があった。

【００３０】また、非晶質シリコン膜上に形成する酸化
シリコン膜の厚さを変えると結晶成長速度を変えること
ができ、結晶粒の大きさを素子のチャネルの大きさに合
わせて制御することができた。即ち、この場合、酸化シ
リコン膜の厚さを厚くすると、非晶質シリコン膜に加わ
る圧縮応力が大きくなり、このため結晶粒の大きさは大
きくなる。また逆に膜厚を薄くすると、結晶粒の大きさ
は小さくなる。

【００３１】さらにまた、本発明による方法によれば、
結晶成長速度を早くすることで結晶化に必要な全工程の
時間を短くすることができ、プロセス時間の短縮化を図
ることができた。

【００３２】

【発明の効果】本発明による半導体薄膜の形成方法によ
れば、結晶粒の大きな多結晶半導体膜を形成することが
でき、この膜に形成する素子の特性を大幅に向上させる
ことが可能となる。

【図面の簡単な説明】

【図１】　　本発明による半導体薄膜の形成方法の一実
施例を示す工程断面図。

【図２】　　本発明による半導体薄膜の形成方法の一実
施例を示す工程断面図。

【図３】　　本発明による半導体薄膜の形成方法の一実
施例を示す工程断面図。

【図４】　　本発明による半導体薄膜の形成方法の一実
施例を示す工程断面図。

【図５】　　本発明による半導体薄膜の形成方法の一実
施例を示す工程断面図。

【図６】　　本発明による半導体薄膜の形成方法の一実
施例を示す工程断面図。

【図７】　　本発明による方法で形成した半導体薄膜を
用いてＭＯＳ素子を作製した場合の移動度を示した特性
図。

【図８】　　従来の方法で形成した半導体薄膜を用いて
ＭＯＳ素子を作製した場合の移動度を示した特性図。

【図９】　　本発明を用いた他の実施例を示す断面図。

【図１０】　　従来の方法の問題点を説明する説明図。

【符号の説明】

１，２１，１０１…シリコン基板、 ２，２２，１０２…酸化シリコン膜、 ３，２３，１０３…非晶質シリコン膜、４…シリコンイ
オン、 ５，２４…酸化シリコン膜（第２の膜）、６ａ…ソース
、 ６ｂ…ドレイン、 ７…素子分離絶縁膜、 ８…ゲート絶縁膜、 ９…ゲート電極、 １０…層間絶縁膜、 １１ａ，１１ｂ…コンタクト配線、 １２…パッシベーション膜、 ２１ａ…種部、 ２３ａ，１０３ａ…非結晶シリコン膜の結晶化部分、Ａ
…酸化シリコン膜２４の収縮の方向、Ｂ…非晶質シリコ
ン膜２３に働く圧縮応力の方向、１０３…非晶質シリコ
ン膜、 １０４…引張り応力、 １０５…圧縮応力。

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　基体上に非晶質半導体からなる第１の
   膜を形成する工程と、この第１の膜上に第１の膜の結晶
   化温度より低い温度で第２の膜を形成する工程と、前記
   第１の膜を固相成長により結晶化させる工程とを含むこ
   とを特徴とする半導体薄膜の形成方法。
2. 【請求項２】　　前記第１の膜を結晶化させる工程の後
   に、前記第２の膜を除去する工程を行うことを特徴とす
   る請求項１記載の半導体薄膜の形成方法。
3. 【請求項３】　　前記第１の膜は非晶質シリコン膜であ
   り、前記第２の膜は酸化シリコン膜又は窒化シリコン膜
   であることを特徴とする請求項１記載の半導体薄膜の形
   成方法。
4. 【請求項４】　　前記酸化シリコン膜又は窒化シリコン
   膜をＣＶＤ法により形成することを特徴とする請求項３
   記載の半導体薄膜の形成方法。