JPH04268256A - 電子機器装置 - Google Patents
電子機器装置Info
- Publication number
- JPH04268256A JPH04268256A JP3050518A JP5051891A JPH04268256A JP H04268256 A JPH04268256 A JP H04268256A JP 3050518 A JP3050518 A JP 3050518A JP 5051891 A JP5051891 A JP 5051891A JP H04268256 A JPH04268256 A JP H04268256A
- Authority
- JP
- Japan
- Prior art keywords
- data
- turned
- storage means
- flag
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電子機器装置に関し、例
えば電源オフ時に不揮発性メモリ（ＮＶＲＡＭ）に情報
を保存するようになされた小型回転ヘツド型デイジタル
オーデイオテープレコーダ（ＤＡＴ）に適用して好適な
ものである。
えば電源オフ時に不揮発性メモリ（ＮＶＲＡＭ）に情報
を保存するようになされた小型回転ヘツド型デイジタル
オーデイオテープレコーダ（ＤＡＴ）に適用して好適な
ものである。
【０００２】
【従来の技術】従来、例えばＤＡＴ等の電子機器装置に
おいては、不揮発性メモリを用いて電源オフ時にそれま
で処理していたデータを保存するようになされたものが
ある。
おいては、不揮発性メモリを用いて電源オフ時にそれま
で処理していたデータを保存するようになされたものが
ある。
【０００３】このようなＤＡＴにおいては一般に不揮発
性メモリと共にバツフアＲＡＭ（ｒａｎｄｏｍ ａｃｃ
ｅｓｓ ｍｅｍｏｒｙ） 回路を用いて、電源スイツチ
がオン操作された際に不揮発性メモリに保存されている
全てのデータを一旦バツフアＲＡＭ回路に転送し、当該
電子機器装置の動作に応じて変化するデータをその都度
バツフアＲＡＭ回路において書き換えるようになされて
いる。
性メモリと共にバツフアＲＡＭ（ｒａｎｄｏｍ ａｃｃ
ｅｓｓ ｍｅｍｏｒｙ） 回路を用いて、電源スイツチ
がオン操作された際に不揮発性メモリに保存されている
全てのデータを一旦バツフアＲＡＭ回路に転送し、当該
電子機器装置の動作に応じて変化するデータをその都度
バツフアＲＡＭ回路において書き換えるようになされて
いる。
【０００４】従つて当該ＤＡＴの電源スイツチがオフ操
作されると、動作時において書き換えられたデータを含
む全てのデータをバツフアＲＡＭ回路から不揮発性メモ
リに転送することにより、当該電源スイツチオフ時にお
ける各種の処理データを不揮発性メモリに保存するよう
になされている。
作されると、動作時において書き換えられたデータを含
む全てのデータをバツフアＲＡＭ回路から不揮発性メモ
リに転送することにより、当該電源スイツチオフ時にお
ける各種の処理データを不揮発性メモリに保存するよう
になされている。
【０００５】
【発明が解決しようとする課題】ところでこのようなデ
ータ保存手段を例えばポータブルＤＡＴのような小型の
電子機器装置に搭載しようとすると、不揮発性メモリと
して例えば８ｐｉｎ 構成のＩＣ等、一段と小型のもの
を用いる必要がある。ところがこのような小型の不揮発
性メモリにおいては、電子機器装置本体に設けられたマ
イクロコンピユータにデータを送受する方法としてシリ
アル転送方式が用いられており、１ｗｏｒｄのデータを
転送するために１０〜２０［ｍｓ］の時間が必要となる
。
ータ保存手段を例えばポータブルＤＡＴのような小型の
電子機器装置に搭載しようとすると、不揮発性メモリと
して例えば８ｐｉｎ 構成のＩＣ等、一段と小型のもの
を用いる必要がある。ところがこのような小型の不揮発
性メモリにおいては、電子機器装置本体に設けられたマ
イクロコンピユータにデータを送受する方法としてシリ
アル転送方式が用いられており、１ｗｏｒｄのデータを
転送するために１０〜２０［ｍｓ］の時間が必要となる
。
【０００６】従つてこれらの処理データとして一般に
１００〜２００ ｗｏｒｄのデータを転送しようとする
と数秒の時間がかかることになり、ＤＡＴの電源スイツ
チオフ時におけるデータ転送処理時間が長大化すること
を避け得ない問題があつた。
１００〜２００ ｗｏｒｄのデータを転送しようとする
と数秒の時間がかかることになり、ＤＡＴの電源スイツ
チオフ時におけるデータ転送処理時間が長大化すること
を避け得ない問題があつた。
【０００７】特に電池駆動方式のＤＡＴにおいては、電
源スイツチがオフ操作された際にデータがバツフアＲＡ
Ｍ回路から不揮発性メモリに転送を完了するまでの間に
、ユーザがＤＡＴの電池を取り外したりすると、バツフ
アＲＡＭ回路に書き込まれたデータが消滅してしまう等
の問題があり、電源スイツチオフ時におけるバツフアＲ
ＡＭ回路から不揮発性メモリへのデータの転送時間を短
縮化する必要があつた。
源スイツチがオフ操作された際にデータがバツフアＲＡ
Ｍ回路から不揮発性メモリに転送を完了するまでの間に
、ユーザがＤＡＴの電池を取り外したりすると、バツフ
アＲＡＭ回路に書き込まれたデータが消滅してしまう等
の問題があり、電源スイツチオフ時におけるバツフアＲ
ＡＭ回路から不揮発性メモリへのデータの転送時間を短
縮化する必要があつた。
【０００８】本発明は以上の点を考慮してなされたもの
で、電源スイツチオフ時において不揮発性メモリへのデ
ータ転送処理時間を一段と短縮化し得る電子機器装置を
提案しようとするものである。
で、電源スイツチオフ時において不揮発性メモリへのデ
ータ転送処理時間を一段と短縮化し得る電子機器装置を
提案しようとするものである。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め本発明においは、所定のデータを記憶し、動作状態に
おいてデータが変化するごとにデータを書き換える第１
の記憶手段１５及び、電源オフ時に第１の記憶手段１５
のデータを入力し保存する不揮発性の第２の記憶手段１
６を有する電子機器装置１において、第１の記憶手段１
５に記憶された複数のデータの各アドレス領域ＡＤＡに
対応する識別領域ＦＬＡＧを備え、データのうち書き換
えられたデータに対応する識別領域ＦＬＡＧの識別子Ｄ
Ｘをセツトし、電源オフ時に識別領域ＦＬＡＧの状態に
基づいて書き換えられたデータだけを第１の記憶手段１
５から第２の記憶手段１６に転送し、保存するようにす
る。
め本発明においは、所定のデータを記憶し、動作状態に
おいてデータが変化するごとにデータを書き換える第１
の記憶手段１５及び、電源オフ時に第１の記憶手段１５
のデータを入力し保存する不揮発性の第２の記憶手段１
６を有する電子機器装置１において、第１の記憶手段１
５に記憶された複数のデータの各アドレス領域ＡＤＡに
対応する識別領域ＦＬＡＧを備え、データのうち書き換
えられたデータに対応する識別領域ＦＬＡＧの識別子Ｄ
Ｘをセツトし、電源オフ時に識別領域ＦＬＡＧの状態に
基づいて書き換えられたデータだけを第１の記憶手段１
５から第２の記憶手段１６に転送し、保存するようにす
る。
【００１０】
【作用】第１の記憶手段１５に記憶された各データに対
応して識別領域ＦＬＡＧを設け、データが書き換えられ
た際に当該データに対応した識別領域ＦＬＡＧの識別子
ＤＸをセツトし、電源スイツチ５がオフ操作された際に
セツトされた識別子ＤＸに対応したデータだけを第２の
記憶手段１６に転送することにより、電源オフ時におい
て保存する上記データの転送処理時間を一段と短縮化す
ることができる。
応して識別領域ＦＬＡＧを設け、データが書き換えられ
た際に当該データに対応した識別領域ＦＬＡＧの識別子
ＤＸをセツトし、電源スイツチ５がオフ操作された際に
セツトされた識別子ＤＸに対応したデータだけを第２の
記憶手段１６に転送することにより、電源オフ時におい
て保存する上記データの転送処理時間を一段と短縮化す
ることができる。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】図１において１は全体としてＤＡＴを示し
、ＤＡＴ１を再生モードに制御する再生スイツチ３Ａ、
録音モードに制御する録音スイツチ３Ｂ、早送りモード
に制御する早送りスイツチ３Ｃ及び巻戻しモードに制御
する巻戻しスイツチ３Ｄでなるモード切換えスイツチ群
３と、再生又は録音ボリユームを大きくするプラスボリ
ユームスイツチ４Ａ及び再生又は録音ボリユームを小さ
くするマイナスボリユームスイツチ４Ｂでなるボリユー
ムスイツチ群４と、ＤＡＴ１を電源投入状態に制御する
電源スイツチ５とが、それぞれ入力制御回路６に接続さ
れている。
、ＤＡＴ１を再生モードに制御する再生スイツチ３Ａ、
録音モードに制御する録音スイツチ３Ｂ、早送りモード
に制御する早送りスイツチ３Ｃ及び巻戻しモードに制御
する巻戻しスイツチ３Ｄでなるモード切換えスイツチ群
３と、再生又は録音ボリユームを大きくするプラスボリ
ユームスイツチ４Ａ及び再生又は録音ボリユームを小さ
くするマイナスボリユームスイツチ４Ｂでなるボリユー
ムスイツチ群４と、ＤＡＴ１を電源投入状態に制御する
電源スイツチ５とが、それぞれ入力制御回路６に接続さ
れている。
【００１３】入力制御回路６は各操作スイツチが操作さ
れた際に、これに応じた制御信号Ｓ１をマイクロコンピ
ユータ構成のシステム制御回路７に送出し、当該制御信
号Ｓ１に応じてボリユーム表示部１１、信号処理部１２
及びテープ駆動部１３をそれぞれ制御する。
れた際に、これに応じた制御信号Ｓ１をマイクロコンピ
ユータ構成のシステム制御回路７に送出し、当該制御信
号Ｓ１に応じてボリユーム表示部１１、信号処理部１２
及びテープ駆動部１３をそれぞれ制御する。
【００１４】すなわちモード切り換えスイツチ群３のい
ずれかのスイツチ３Ａ〜３Ｄがオン操作されると、これ
に応じて信号処理部制御信号Ｓ３及びテープ駆動部制御
信号Ｓ４をそれぞれ信号処理部１２及びテープ駆動部１
３に送出することにより、操作されたスイツチに応じて
信号処理部１２及びテープ駆動部１３を制御し、所定の
モードに切り換えるようになされている。
ずれかのスイツチ３Ａ〜３Ｄがオン操作されると、これ
に応じて信号処理部制御信号Ｓ３及びテープ駆動部制御
信号Ｓ４をそれぞれ信号処理部１２及びテープ駆動部１
３に送出することにより、操作されたスイツチに応じて
信号処理部１２及びテープ駆動部１３を制御し、所定の
モードに切り換えるようになされている。
【００１５】またボリユームスイツチ群４のプラスボリ
ユームスイツチ４Ａ又はマイナスボリユームスイツチ４
Ｂがオン操作されると、これに応じてボリユーム表示制
御信号Ｓ２及び信号処理部制御信号Ｓ３をそれぞれボリ
ユーム表示部１１及び信号処理部１２に送出することに
より、当該ＤＡＴ１の再生又は録音ボリユーム値をユー
ザの操作に応じた値に制御すると同時に、当該設定ボリ
ユーム値をボリユーム表示部１１に表示するようになさ
れている。
ユームスイツチ４Ａ又はマイナスボリユームスイツチ４
Ｂがオン操作されると、これに応じてボリユーム表示制
御信号Ｓ２及び信号処理部制御信号Ｓ３をそれぞれボリ
ユーム表示部１１及び信号処理部１２に送出することに
より、当該ＤＡＴ１の再生又は録音ボリユーム値をユー
ザの操作に応じた値に制御すると同時に、当該設定ボリ
ユーム値をボリユーム表示部１１に表示するようになさ
れている。
【００１６】ここでシステム制御回路７には、バツフア
ＲＡＭ回路１５がコントロールバスＣＴＬ、データバス
ＤＡＴＡ及びアドレスバスＡＤＲＥＳＳによつて接続さ
れており、例えばボリユーム値又はテープカウント値等
の種々のデータが書き込まれ、当該データがＤＡＴ１の
動作状態に応じて変化するごとにそれぞれ書き換えられ
るようになされている。
ＲＡＭ回路１５がコントロールバスＣＴＬ、データバス
ＤＡＴＡ及びアドレスバスＡＤＲＥＳＳによつて接続さ
れており、例えばボリユーム値又はテープカウント値等
の種々のデータが書き込まれ、当該データがＤＡＴ１の
動作状態に応じて変化するごとにそれぞれ書き換えられ
るようになされている。
【００１７】すなわち図２に示すように、バツフアＲＡ
Ｍ回路１５はデータ格納用としてそれぞれ８ｂｉｔ で
なる １２８のアドレスエリアＡＤＡと、それぞれ１ｂ
ｉｔ でなる １２８のフラグエリアＦＬＡＧとを持ち
、当該フラグエリアＦＬＡＧの各フラグビツトＤＸはデ
ータ格納用の １２８のアドレスエリアＡＤＡにそれぞ
れ対応しており、 １２８のアドレスエリアＡＤＡのう
ちデータが書き換えられたアドレスエリアに対応するフ
ラグエリアＦＬＡＧのフラグビツトＤＸをその都度セツ
トするようになされている。
Ｍ回路１５はデータ格納用としてそれぞれ８ｂｉｔ で
なる １２８のアドレスエリアＡＤＡと、それぞれ１ｂ
ｉｔ でなる １２８のフラグエリアＦＬＡＧとを持ち
、当該フラグエリアＦＬＡＧの各フラグビツトＤＸはデ
ータ格納用の １２８のアドレスエリアＡＤＡにそれぞ
れ対応しており、 １２８のアドレスエリアＡＤＡのう
ちデータが書き換えられたアドレスエリアに対応するフ
ラグエリアＦＬＡＧのフラグビツトＤＸをその都度セツ
トするようになされている。
【００１８】従つてフラグエリアＦＬＡＧの各フラグビ
ツトＤＸがセツトされているか否かを確認することによ
り、データが書き換えられているアドレスエリアＡＤＡ
を検出することができるようになされている。
ツトＤＸがセツトされているか否かを確認することによ
り、データが書き換えられているアドレスエリアＡＤＡ
を検出することができるようになされている。
【００１９】またシステム制御回路７には、不揮発性メ
モリ（ｎｏｎ ｖｏｌａｔｉｌｅ ｓｔｏｒａｇｅ ｒ
ａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ ）１６が接
続されており、電源スイツチ５がオフ操作された際に、
このときバツフアＲＡＭ回路１５に記憶されているデー
タのうち、当該ＤＡＴ１が動作状態の間に変更されて書
き換えられたデータのみをチツプセレクト信号ＳＣＳ、
シリアルクロツク信号ＳＣＫによつてデータ信号ＳＤＡ
ＴＡとして取り込むようになされている。
モリ（ｎｏｎ ｖｏｌａｔｉｌｅ ｓｔｏｒａｇｅ ｒ
ａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ ）１６が接
続されており、電源スイツチ５がオフ操作された際に、
このときバツフアＲＡＭ回路１５に記憶されているデー
タのうち、当該ＤＡＴ１が動作状態の間に変更されて書
き換えられたデータのみをチツプセレクト信号ＳＣＳ、
シリアルクロツク信号ＳＣＫによつてデータ信号ＳＤＡ
ＴＡとして取り込むようになされている。
【００２０】すなわち図３に示すように、不揮発性メモ
リ１６はそれぞれ８ｂｉｔ でなる １２８のアドレス
エリアＮＶＡＤを持ち、各アドレスエリアＮＶＡＤはバ
ツフアＲＡＭ回路１５の各アドレスエリアＡＤＡに対応
している。
リ１６はそれぞれ８ｂｉｔ でなる １２８のアドレス
エリアＮＶＡＤを持ち、各アドレスエリアＮＶＡＤはバ
ツフアＲＡＭ回路１５の各アドレスエリアＡＤＡに対応
している。
【００２１】従つてＤＡＴ１の電源スイツチ５がオフ操
作されたとき、バツフアＲＡＭ回路１５のフラグエリア
ＦＬＡＧの各フラグビツトＤＸの状態を確認することに
より、バツフアＲＡＭ回路１５のデータのうちＤＡＴ１
が動作状態の間に変更されて書き換えられたデータのア
ドレスを検出し、当該検出されたアドレスのデータのみ
を当該バツフアＲＡＭ回路１５のアドレスに対応した不
揮発性メモリ１６のアドレスエリアＮＶＡＤにシリアル
転送し記憶するようになされている。
作されたとき、バツフアＲＡＭ回路１５のフラグエリア
ＦＬＡＧの各フラグビツトＤＸの状態を確認することに
より、バツフアＲＡＭ回路１５のデータのうちＤＡＴ１
が動作状態の間に変更されて書き換えられたデータのア
ドレスを検出し、当該検出されたアドレスのデータのみ
を当該バツフアＲＡＭ回路１５のアドレスに対応した不
揮発性メモリ１６のアドレスエリアＮＶＡＤにシリアル
転送し記憶するようになされている。
【００２２】従つてユーザによつて電源スイツチ５がオ
フ操作されると、バツフアＲＡＭ回路１５のデータが不
揮発性メモリ１６に転送されるまでの間、電源投入状態
を保持し、ＤＡＴ１が動作時において書き換えられたデ
ータがすべて不揮発性メモリ１６に書き換えられると電
源がオフ状態に制御される。
フ操作されると、バツフアＲＡＭ回路１５のデータが不
揮発性メモリ１６に転送されるまでの間、電源投入状態
を保持し、ＤＡＴ１が動作時において書き換えられたデ
ータがすべて不揮発性メモリ１６に書き換えられると電
源がオフ状態に制御される。
【００２３】以上の構成において、ユーザが電源スイツ
チ５をオン操作すると、ＤＡＴ１は不揮発性メモリ１６
に記憶されている各データをシステム制御回路７を介し
てバツフアＲＡＭ回路１５に転送した後、動作状態に制
御される。
チ５をオン操作すると、ＤＡＴ１は不揮発性メモリ１６
に記憶されている各データをシステム制御回路７を介し
てバツフアＲＡＭ回路１５に転送した後、動作状態に制
御される。
【００２４】従つてバツフアＲＡＭ回路１５には前回電
源スイツチ５がオフ操作された際のＤＡＴ１の状態がデ
ータとして再び再現され格納される。
源スイツチ５がオフ操作された際のＤＡＴ１の状態がデ
ータとして再び再現され格納される。
【００２５】この状態において例えば再生スイツチ３Ａ
がオン操作されて当該ＤＡＴ１が再生モード状態になる
と、システム制御回路７によつて信号処理部１２を再生
信号処理モードに制御すると共に、テープ駆動部１３を
駆動状態に制御する。
がオン操作されて当該ＤＡＴ１が再生モード状態になる
と、システム制御回路７によつて信号処理部１２を再生
信号処理モードに制御すると共に、テープ駆動部１３を
駆動状態に制御する。
【００２６】ここでプラスボリユームスイツチ４Ａがオ
ン操作されると、システム制御回路７はこれに応じて再
生信号ボリユーム値を大きくするような制御信号を信号
処理部１２に送出すると共に、当該ボリユーム値の変化
に応じてボリユーム表示部１１の表示ボリユーム値を変
化させる。
ン操作されると、システム制御回路７はこれに応じて再
生信号ボリユーム値を大きくするような制御信号を信号
処理部１２に送出すると共に、当該ボリユーム値の変化
に応じてボリユーム表示部１１の表示ボリユーム値を変
化させる。
【００２７】このときシステム制御回路７は、バツフア
ＲＡＭ回路１５の例えば第５のアドレスエリアＡＤＡ５
に記憶されているボリユームデータをあらたなボリユー
ムデータに書き換えると共に、当該第５のアドレスエリ
アＡＤＡ５に対応したフラグエリアＦＬＡＧの第５のフ
ラグビツトＤ５をセツトする。
ＲＡＭ回路１５の例えば第５のアドレスエリアＡＤＡ５
に記憶されているボリユームデータをあらたなボリユー
ムデータに書き換えると共に、当該第５のアドレスエリ
アＡＤＡ５に対応したフラグエリアＦＬＡＧの第５のフ
ラグビツトＤ５をセツトする。
【００２８】このようにしてＤＡＴ１が動作状態におい
て変化する他のデータとして、例えばテープカウント値
、又はテープ走行累積時間等のメンテナンス用データ等
の種々のデータについて、動作状態において変化したす
べてのデータをバツフアＲＡＭ回路１５の対応するアド
レスエリアＡＤＡにおいて書き換えると同時に当該書き
換えられたアドレスエリアＡＤＡに対応するフラグエリ
アＦＬＡＧのフラグビツトＤＸをセツトする。
て変化する他のデータとして、例えばテープカウント値
、又はテープ走行累積時間等のメンテナンス用データ等
の種々のデータについて、動作状態において変化したす
べてのデータをバツフアＲＡＭ回路１５の対応するアド
レスエリアＡＤＡにおいて書き換えると同時に当該書き
換えられたアドレスエリアＡＤＡに対応するフラグエリ
アＦＬＡＧのフラグビツトＤＸをセツトする。
【００２９】かくして電源スイツチ５がオフ操作される
と、システム制御回路７はバツフアＲＡＭ回路１５のフ
ラグエリアＦＬＡＧを検索し、セツトされているフラグ
ビツトＤＸに対応するアドレスエリアＡＤＡのデータだ
けを不揮発性メモリ１６の対応するアドレスエリアＮＶ
ＡＤに格納すると共に、変更されたデータがすべて不揮
発性メモリ１６に転送された時点でＤＡＴ１を電源オフ
状態に制御する。
と、システム制御回路７はバツフアＲＡＭ回路１５のフ
ラグエリアＦＬＡＧを検索し、セツトされているフラグ
ビツトＤＸに対応するアドレスエリアＡＤＡのデータだ
けを不揮発性メモリ１６の対応するアドレスエリアＮＶ
ＡＤに格納すると共に、変更されたデータがすべて不揮
発性メモリ１６に転送された時点でＤＡＴ１を電源オフ
状態に制御する。
【００３０】このようにして不揮発性メモリ１６におい
ては、電源スイツチ５がオフ操作されるまでの間に変化
したデータのみを受け取り、書き換えることにより、す
べてのデータを書き換えるようになされた従来の方法に
比して転送する情報量を少なくすることができ、これに
より電源スイツチオフ時におけるデータの転送処理時間
を短縮化することができる。
ては、電源スイツチ５がオフ操作されるまでの間に変化
したデータのみを受け取り、書き換えることにより、す
べてのデータを書き換えるようになされた従来の方法に
比して転送する情報量を少なくすることができ、これに
より電源スイツチオフ時におけるデータの転送処理時間
を短縮化することができる。
【００３１】以上の構成によれば、電源スイツチ５がオ
フ操作された際に、それまで変化したデータだけを不揮
発性メモリ１６に転送するようにし、データの転送処理
時間を短縮化したことにより、例えば電源スイツチ５が
オフ操作された直後に電源コード又は電源電池が取り外
された場合においても、データの転送処理時間を短縮化
した分、データの転送エラー発生確率を低減することが
できる。
フ操作された際に、それまで変化したデータだけを不揮
発性メモリ１６に転送するようにし、データの転送処理
時間を短縮化したことにより、例えば電源スイツチ５が
オフ操作された直後に電源コード又は電源電池が取り外
された場合においても、データの転送処理時間を短縮化
した分、データの転送エラー発生確率を低減することが
できる。
【００３２】なお上述の実施例においては、それぞれ８
ｂｉｔ でなるアドレスエリアＡＤＡ及びＮＶＡＤを持
つバツフアＲＡＭ回路１５及び不揮発性メモリ１６を用
いた場合について述べたが、本発明はこれに限らず、１
６ｂｉｔ のもの等種々の容量のものを用いることがで
きる。
ｂｉｔ でなるアドレスエリアＡＤＡ及びＮＶＡＤを持
つバツフアＲＡＭ回路１５及び不揮発性メモリ１６を用
いた場合について述べたが、本発明はこれに限らず、１
６ｂｉｔ のもの等種々の容量のものを用いることがで
きる。
【００３３】また上述の実施例においては、本発明をＤ
ＡＴに適用した場合について述べたが、本発明はこれに
限らず、他の種々の電子機器装置に広く適用することが
できる。
ＡＴに適用した場合について述べたが、本発明はこれに
限らず、他の種々の電子機器装置に広く適用することが
できる。
【００３４】
【発明の効果】上述のように本発明によれば、電源スイ
ツチがオフ操作された際に、それまでのオン動作状態に
おいて変化したデータだけを所定の記憶手段から不揮発
性メモリに転送するようにしたことにより、保存データ
の転送処理時間を一段と短縮化し得る電子機器装置を実
現できる。
ツチがオフ操作された際に、それまでのオン動作状態に
おいて変化したデータだけを所定の記憶手段から不揮発
性メモリに転送するようにしたことにより、保存データ
の転送処理時間を一段と短縮化し得る電子機器装置を実
現できる。
【図１】本発明による電子機器装置の一実施例を示すブ
ロツク図である。
ロツク図である。
【図２】本発明によるバツフアＲＡＭ回路のアドレスエ
リアを示す略線図である。
リアを示す略線図である。
【図３】本発明による不揮発性メモリのアドレスエリア
を示す略線図である。
を示す略線図である。
１……ＤＡＴ、４……ボリユームスイツチ群、５……電
源スイツチ、７……システム制御回路、１５……バツフ
アＲＡＭ回路、１６……不揮発性メモリ、ＡＤＡ、ＮＶ
ＡＤ……アドレスエリア、ＦＬＡＧ……フラグエリア、
ＤＸ……フラグビツト。
源スイツチ、７……システム制御回路、１５……バツフ
アＲＡＭ回路、１６……不揮発性メモリ、ＡＤＡ、ＮＶ
ＡＤ……アドレスエリア、ＦＬＡＧ……フラグエリア、
ＤＸ……フラグビツト。
Claims (1)
- 【請求項１】所定のデータを記憶し、動作状態において
上記データが変化するごとに上記データを書き換える第
１の記憶手段及び、電源オフ時に上記第１の記憶手段の
データを入力し保存する不揮発性の第２の記憶手段を有
する電子機器装置において、上記第１の記憶手段に記憶
された複数のデータの各アドレス領域に対応する識別領
域を具え、上記データのうち書き換えられたデータに対
応する識別領域の識別子をセツトし、電源オフ時に上記
識別領域の状態に基づいて上記書き換えられたデータだ
けを上記第１の記憶手段から上記第２の記憶手段に転送
し、保存するようにしたことを特徴とする電子機器装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050518A JPH04268256A (ja) | 1991-02-22 | 1991-02-22 | 電子機器装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050518A JPH04268256A (ja) | 1991-02-22 | 1991-02-22 | 電子機器装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04268256A true JPH04268256A (ja) | 1992-09-24 |
Family
ID=12861196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050518A Pending JPH04268256A (ja) | 1991-02-22 | 1991-02-22 | 電子機器装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04268256A (ja) |
-
1991
- 1991-02-22 JP JP3050518A patent/JPH04268256A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159671A (en) | Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address | |
| US8503235B2 (en) | Nonvolatile memory with faulty cell registration | |
| US5109505A (en) | Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered | |
| EP0890955B1 (en) | Storage apparatus, data write-in method, and data read-out method | |
| EP0548681B1 (en) | Recording and reproducing apparatus provided with a batch erasable nonvolatile semiconductor memory device for batch erasing of specific data group(s) | |
| US5483491A (en) | Memory card device | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| US5587977A (en) | Recording/reproducing apparatus having means to detect the exchange of an external memory | |
| KR100382137B1 (ko) | 디지탈데이타기록/재생장치및디지탈데이타기록/재생방법 | |
| JPH04268256A (ja) | 電子機器装置 | |
| JPH05189837A (ja) | 電子機器装置 | |
| EP1434227B1 (en) | Data storage and reproduction apparatus storing and reproducing multimedia data | |
| JPH04313882A (ja) | メモリカードの記録管理方式 | |
| US4658376A (en) | Magnetic bubble file system | |
| JP2972365B2 (ja) | 磁気テープ記憶装置のアクセス管理方式 | |
| JP3600008B2 (ja) | 一括消去型メモリの記録再生装置 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| JPH05189326A (ja) | 電子機器装置 | |
| JP2953552B2 (ja) | 不揮発性メモリの書き込み制御方法 | |
| JPH0133848B2 (ja) | ||
| JPH06103119A (ja) | トレース情報保持制御装置 | |
| JPH05241963A (ja) | 情報記録再生装置 | |
| JPH04316124A (ja) | データ記録再生装置 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPH0635620A (ja) | 記憶装置の制御方式 |