JPH04268615A - リセット処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マルチプロセッサ構
成をもつ計算機システムにおけるリセット処理方式に関
するものである。

【０００２】

【従来の技術】図４は例えば特開昭６２−１１４０３７
号公報に示された従来のリセット処理方式を示す構成図
である。

【０００３】図において、１は当該計算機システムの中
央演算装置（以下、ＣＰＵという）である。２はこのＣ
ＰＵ１が処理に際して用いるプログラムが格納され、処
理過程のデータが記憶される情報記憶装置である。

【０００４】３１〜３ｍはＣＰＵ１に接続され、処理さ
れるデータの入力や、処理の済んだデータの出力が行わ
れる周辺装置である。４はこの計算機システムの状態を
初期状態に戻すためのリセット信号が入力されるリセッ
ト信号入力装置である。

【０００５】次に動作について説明する。ここで、図６
は従来のリセット処理方式の制御動作のシーケンスを示
すフローチャートである。

【０００６】ＣＰＵ１はリセット信号入力装置４からリ
セット信号を受け取ると、ステップＳＴ１にて、まず情
報記憶装置２に保存されている情報を読み取る。次に、
既に初期化を行った形跡があるか否かをステップＳＴ２
で判定する。

【０００７】その結果、初期化を行った形跡がなければ
、ステップＳＴ３にて情報記憶装置２のテストを行った
後、処理をステップＳＴ４に進める。また、既に初期化
されているとの情報が蓄積されていれば、情報記憶装置
２のテストを行わずに処理をステップＳＴ４に進める。

【０００８】ステップＳＴ４では当該計算機システムの
必要な初期化の処理を実行し、ステップＳＴ５にて初期
化を行ったことを示す情報を情報記憶装置２に書き込む
。その後、ステップＳＴ６による情報処理が実行される
。

【０００９】

【発明が解決しようとする課題】従来のリセット処理方
式は以上のように構成されているので、マルチプロセッ
サ構成についての考慮はなされておらず、マルチプロセ
ッサ構成の計算機システム内の単一のプロセッサボード
だけをリセットしたいときの処理が実現できず、また、
リセット後の処理も固定的で、必要に応じて処理を変更
することができないなどの課題があった。

【００１０】この発明は上記のような課題を解消するた
めになされたもので、マルチプロセッサ構成の計算機シ
ステムにおける単一プロセッサボードをリセットしたと
きの処理が可能であり、リセット後の処理を目的に応じ
て容易に変更できるリセット処理方式を得ることを目的
とする。

【００１１】

【課題を解決するための手段】この発明に係るリセット
処理方式は、計算機システム全体にわたるリセットを発
生させるシステムレベルリセット手段、各プロセッサボ
ード毎のリセットを発生させるボードレベルリセット手
段、各プロセッサボード毎にリセットの種別を保存する
種別保存手段、およびリセット後の処理を規定するため
の処理規定手段を持たせて、リセットが発生すると、種
別保存手段の内容に基づいてそのリセットの種別を判定
し、処理規定手段にて規定されたリセット後の処理を実
行するものである。

【００１２】

【作用】この発明における各プロセッサボードは、シス
テムレベルリセット手段、あるいはボードレベルリセッ
ト手段よりリセットが発生すると、種別保存手段の内容
に基づいてリセットの種別を判定し、処理規定手段にて
規定されたリセット後の処理を実行することにより、単
一プロセッサボードをリセットしたときの処理が可能で
、リセット後の処理を目的に応じて容易に変更できるリ
セット処理方式を実現する。

【００１３】

【実施例】実施例１． 以下、この発明の一実施例を図について説明する。図１
において、１１１〜１１ｎは当該計算機システムを構成
するプロセッサボードであり、１２はこれらプロセッサ
ボード１１１〜１１ｎを接続するシステムバスである。 １３はこのシステムバス１２に接続されたシステムリセ
ット発生ボードである。

【００１４】１４は当該計算機システム全体にわたるリ
セットを、全てのプロセッサボード１１１〜１１ｎに発
生させるシステムレベルリセット手段としてのシステム
リセット発生装置であり、１５は全プロセッサボード１
１１〜１１ｎからアクセス可能なシステムレベルスイッ
チである。これらは前記システムレベル発生ボード１３
上に配置されている。

【００１５】１６１〜１６ｎは各プロセッサボード１１
１〜１１ｎ上に配置され、配置されたプロセッサボード
１１１〜１１ｎにのみリセットを発生させる、ボードレ
ベルリセット手段としてのシステムリセット発生装置で
ある。１７１〜１７ｎは各プロセッサボード１１１〜１
１ｎ上に配置され、配置されたプロセッサボード１１１
〜１１ｎ内でのみアクセス可能なボードレベルスイッチ
である。

【００１６】１８１〜１８ｎはプロセッサボード１１１
〜１１ｎのそれぞれに配置され、リセットがかかった時
に、当該リセットの種別を保存する種別保存手段として
のリセット種別保存レジスタである。

【００１７】１９１〜１９ｎは電源が断となってもその
記憶内容を失うことのない不揮発性メモリであり、２０
１〜２０ｎはこの不揮発性メモリ１９１〜１９ｎの内容
を更新するための不揮発性メモリ更新装置である。これ
らは各プロセッサボード１１１〜１１ｎ内に配置されて
いる。

【００１８】なお、前記システムレベルスイッチ１４、
ボードレベルスイッチ１７１〜１７ｎおよび不揮発性メ
モリ１９１〜１９ｎは、リセット後の処理を規定するた
めの処理規定手段として機能する。

【００１９】次に動作について説明する。ここで、図２
は当該実施例の制御動作のシーケンスを示すフローチャ
ートである。

【００２０】まず、電源オンリセット時の動作について
説明する。電源オンの時、計算機システムにはリセット
がかかる。このとき、全てのプロセッサボード１１１〜
１１ｎのリセット種別保存レジスタ１８１〜１８ｎの内
容は、先のリセット電源がオンリセットであったことが
記録されている。このときの動作を単一のプロセッサボ
ード、例えばプロセッサボード１１１について説明する
。

【００２１】このとき、プロセッサボード１１１は図２
に示されたフローチャートにおいて、まずステップＳＴ
１０でリセット種別保存レジスタ１８１の内容を判定す
る。この場合、電源オンリセットであり、このプロセッ
サボード１１１は電源オンの後全く初期化されていない
状態であるので、ステップＳＴ１１にて必要なボード初
期化処理を行う。

【００２２】その後、ステップＳＴ１２〜ＳＴ１４にて
システムレベルスイッチ１５、ボードレベルスイッチ１
７１、および不揮発性メモリ１９１の内容を読み込み、
ステップＳＴ１５で、これらシステムレベルスイッチ１
５やボードレベルスイッチ１７１、および不揮発性メモ
リ１９１の内容にしたがって、あらかじめプログラムさ
れた電源オン処理を実施する。

【００２３】なお、上記の処理は、他の全てのプロセッ
サボード１１２〜１１ｎについても行われる。

【００２４】次に、システムレベルリセット時の動作に
ついて説明する。システムレベルリセットのとき、全て
のプロセッサボード１１１〜１１ｎのリセット種別保存
レジスタ１８１〜１８ｎの内容は、先のリセットがシス
テムレベルリセットであったことを記録している。この
場合も、単一のプロセッサボード１１１を例に説明する
。

【００２５】このとき、プロセッサボード１１１は、ス
テップＳＴ１０におけるリセット種別保存レジスタ１８
１の内容を判定する。その結果、システムレベルリセッ
トであると判定されると、次いでシステムレベスイッチ
ル１５、ボードレベルスイッチ１７１、および不揮発性
メモリ１９１の内容がステップＳＴ１６〜ＳＴ１８にて
読み込まれる。

【００２６】その後、ステップＳＴ１９において、これ
らシステムレベルリスイッチ１５やボードレベルスイッ
チ１７１、および不揮発性メモリ１９１の内容にしたが
って、あらかじめプログラムされたシステムレベルリセ
ット処理を実施する。なお、上記の処理は、他の全ての
プロセッサボード１１２〜１１ｎについても行われる。

【００２７】次に、ボードレベルリセット時の動作につ
いて説明する。例えば単一のプロセッサボード１１１に
ボードレベルリセットがかかったとき、当該プロセッサ
ボード１１１のリセット種別保存レジスタ１８１には、
先のリセットがボードレベルリセットであったことが記
録されている。

【００２８】このとき、プロセッサボード１１１はステ
ップＳＴ１０にてリセット種別保存レジスタ１８１の内
容を判定して、ボードレベルリセットであると判定する
。ボードレベルリセットと判定されると、ステップＳＴ
２０〜ＳＴ２２にてシステムレベルスイッチ１５、ボー
ドレベルスイッチ１７１、および不揮発性メモリ１９１
の内容が読み込まれる。

【００２９】その後、ステップＳＴ２３で、これらスイ
ッチ１５，１７１や不揮発性メモリ１９１の内容にした
がって、あらかじめプログラムされたボードレベルリセ
ット処理を実施する。なお、他のプロセッサボード１１
２〜１１ｎにボードリセットがかかった場合にも同様に
処理される。

【００３０】なお、不揮発性メモリ１９１〜１９ｎの内
容更新は、不揮発性メモリ更新装置２０１〜２０ｎによ
って、各プロセッサボード１１１〜１１ｎの不揮発性メ
モリ１９１〜１９ｎの内容を参照しながら更新する。こ
れによって、そのプロセッサボード１１１〜１１ｎのリ
セット後の処理を簡単に変更することができる。

【００３１】また、システムレベルスイッチ１５および
ボードレベルスイッチ１７１〜１７ｎは手動操作により
設定を変更することができるので、これによっても容易
にリセット後の処理を変更できる。

【００３２】実施例２． なお、上記実施例では、全てのプロセッサボード１１１
〜１１ｎに不揮発性メモリ１９１〜１９ｎを装備したも
のを示したが、これは計算機システム内に装備したただ
１つのディスク装置で代替してもよい。

【００３３】図３はそのような実施例を示す構成図であ
り、相当部分には図１と同一符号を付してその説明を省
略する。図において、２１は前記不揮発性メモリに代替
されるディスク装置であり、２２１〜２２ｎはこのディ
スク装置２１の内容を更新するためのディスク内容更新
装置である。

【００３４】基本的な動作は図１に示した実施例の場合
と同様であり、電源オンリセット、システムレベルリセ
ット、あるいはボードレベルリセットがかかった時に、
ステップＳＴ１４、ＳＴ１８あるいはＳＴ２２において
、不揮発性メモリの代わりにこのディスク装置２１の内
容が読み込まれる。

【００３５】このディスク装置２１の内容をディスク内
容更新装置２２１〜２２ｎを用いて更新することによっ
て、図１に示した実施例の場合と同様に、各プロセッサ
ボード１１１〜１１ｎにおけるリセット後の処理を簡単
に変更することができる。

【００３６】また、上記実施例では、システムレベルス
イッチ１５、ボードレベルスイッチ１７１〜１７ｎおよ
び不揮発性メモリ１９１〜１９ｎ、あるいはシステムレ
ベルスイッチ１５、ボードレベルスイッチ１７１〜１７
ｎおよびディスク装置２１を設けた場合について説明し
たが、それらのいずれかが装備されていればその全てが
装備されていなくともよく、上記実施例と同様の効果を
奏する。ただし、それらを多種類装備するほどよりきめ
こまかなリセット処理を実施することが可能となる。

【００３７】

【発明の効果】以上のように、この発明によれば、リセ
ットが発生すると、種別保存手段の内容に基づいてその
リセットの種別を判定し、処理規定手段に規定されたリ
セット後の処理を実行するように構成したので、単一プ
ロセッサボードをリセットしたときの処理を実現でき、
リセット後の処理を目的に応じて容易に変更することが
可能となって、マルチプロセッサ構成の計算機システム
においても、非常にきめこまかな処理を行うことができ
るリセット処理方式が得られる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるリセット処理方式を
示す構成図である。

【図２】その制御動作のシーケンスを示すフローチャー
トである。

【図３】この発明の他の実施例を示す構成図である。

【図４】従来のリセット処理方式を示す構成図である。

【図５】その制御動作のシーケンスを示すフローチャー
トである。

【符号の説明】

１１１〜１１ｎ　　プロセッサボード １４　　システムレベルリセット手段（システムリセッ
ト発生装置） １５　　処理規定手段（システムレベルスイッチ）１６
１〜１６ｎ　　ボードレベルリセット手段（ボードリセ
ット発生装置） １７１〜１７ｎ　　処理規定手段（ボードレベルスイッ
チ）１８１〜１８ｎ　　種別保存手段（リセット種別保
存レジスタ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数のプロセッサボードを有機的に結
   合し、前記各プロセッサボードがそれぞれ分担された処
   理を実行するマルチプロセッサ構成を持つ計算機システ
   ムにて、前記計算機システムの状態を初期状態に戻すリ
   セット処理方式において、前記計算機システム全体にわ
   たるリセットを発生させるシステムレベルリセット手段
   と、前記各プロセッサボード毎のリセットを発生させる
   ボードレベルリセット手段と、前記各プロセッサボード
   毎に前記リセットの種別を保存する種別保存手段と、前
   記リセット後の処理を規定するための処理規定手段とを
   設け、前記各プロセッサボードは、前記システムレベル
   リセット手段あるいはボードレベルリセット手段より前
   記リセットが発生すると、前記種別保存手段の内容に基
   づいて前記リセットの種別を判定し、前記処理規定手段
   にて規定された前記リセット後の処理を実行することを
   特徴とするリセット処理方式。