JPS63156231A - リ−ドオンリ−メモリ内命令の変更方法 - Google Patents
リ−ドオンリ−メモリ内命令の変更方法Info
- Publication number
- JPS63156231A JPS63156231A JP61304563A JP30456386A JPS63156231A JP S63156231 A JPS63156231 A JP S63156231A JP 61304563 A JP61304563 A JP 61304563A JP 30456386 A JP30456386 A JP 30456386A JP S63156231 A JPS63156231 A JP S63156231A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- memory
- program
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、マイクロプロセッサ等の命令処理実行部分と
、そのプログラムが書込まれたリードオンリーメモリと
、書替え可能なランダムアクセスメモリとを同一アドレ
ス空間に備えて成る情報処理装置において、リードオン
リーメモリに書込まれた命令の変更を要する場合、外部
で擬イ以的にジャンプ命令を生成する回路を設け、リー
ドオンリーメモリ上の変更したいプログラム領域からラ
ンダムアクセスメモリ上の修正プログラム領域へ命令シ
ーケンスを移行し、修正命令を実行することにより、リ
ードオンリーメモリ内命令の変更を可能とするものであ
る。
、そのプログラムが書込まれたリードオンリーメモリと
、書替え可能なランダムアクセスメモリとを同一アドレ
ス空間に備えて成る情報処理装置において、リードオン
リーメモリに書込まれた命令の変更を要する場合、外部
で擬イ以的にジャンプ命令を生成する回路を設け、リー
ドオンリーメモリ上の変更したいプログラム領域からラ
ンダムアクセスメモリ上の修正プログラム領域へ命令シ
ーケンスを移行し、修正命令を実行することにより、リ
ードオンリーメモリ内命令の変更を可能とするものであ
る。
本発明は、リードオンリーメモリに書込まれた命令の変
更方法に関し、特に、大量生産された装置のリードオン
リーメモリにプログラムミスが発見された場合、そのリ
ードオンリーメモリを交換せずに、命令を書替えること
ができるリードオンリーメモリ内命令の変更方法に関す
るものである。
更方法に関し、特に、大量生産された装置のリードオン
リーメモリにプログラムミスが発見された場合、そのリ
ードオンリーメモリを交換せずに、命令を書替えること
ができるリードオンリーメモリ内命令の変更方法に関す
るものである。
従来より、第４図に示すように、プロセッサ１゜リード
オンリーメモリ （以後ＲＯＭと呼称する）２及びラン
ダムアクセスメモリ （以後ＲＡＭと呼称する）３をデ
ータバス４及びアドレスバス５に配設した処理装置にお
いては、通常、ＲＯＭ２にプロセッサ１の実行命令のプ
ログラムか格納されている。年々、ＲＯＭの容量が拡大
し、内蔵されるプログラムの量が増大すると、それだけ
誤りも増え、修正の必要性も高くなる。そこで、なるべ
く容易に命令を書替える方法が望まれるが、従来、新た
に修正したプログラムを別のＲＯＭ書込み、ソケットに
差込まれているＲＯＭと交換する方法が一般的に行われ
ている。
オンリーメモリ （以後ＲＯＭと呼称する）２及びラン
ダムアクセスメモリ （以後ＲＡＭと呼称する）３をデ
ータバス４及びアドレスバス５に配設した処理装置にお
いては、通常、ＲＯＭ２にプロセッサ１の実行命令のプ
ログラムか格納されている。年々、ＲＯＭの容量が拡大
し、内蔵されるプログラムの量が増大すると、それだけ
誤りも増え、修正の必要性も高くなる。そこで、なるべ
く容易に命令を書替える方法が望まれるが、従来、新た
に修正したプログラムを別のＲＯＭ書込み、ソケットに
差込まれているＲＯＭと交換する方法が一般的に行われ
ている。
上記の如き従来の命令変更方法では、ＲＯＭをソケット
着脱方式にする必要があり、またはＲＯＭが直接プリン
ト板にハンダ付けされている場合にはプリント板ごとの
交換が必要であり、いずれにしても大量生産された装置
のＲＯＭにプログラムミスが発見された場合、それらの
交換は非常に手間のかかる作業となり、カスタマ−エン
ジニアの工数増加につながっていた。
着脱方式にする必要があり、またはＲＯＭが直接プリン
ト板にハンダ付けされている場合にはプリント板ごとの
交換が必要であり、いずれにしても大量生産された装置
のＲＯＭにプログラムミスが発見された場合、それらの
交換は非常に手間のかかる作業となり、カスタマ−エン
ジニアの工数増加につながっていた。
ＲＯＭを交換せずに済ますため、ＲＡＭを利用する方法
も工夫された。例えば、第５図に示すように、ＲＯＭ２
の斜線で示す部分が修正を要する場合、その先頭部に、
修正プログラムを格納したＲＡＭ３の領域アドレスＡＢ
Ｃへのジャンプ命令“ＪＭＰ ＡＢＣ”を書込み、修
正プログラムの末尾にＲＯＭ２の次アドレスＤＥＦへの
ジャンプ命令“ＪＭＰ ＤＥＦ”を書込めば、命令の
変更はきわめて容易になるが、いかに少数の命令とは言
ってもＲＯＭ内部の書替えは通常困難でありＲＯＭの交
換はまぬがれない。ＲＯＭによっては、ＥＦＲＯＭのよ
うに電気的に書替え可能なメモリもあるが、コストが高
価であったり、電源の種類が多数必要であったり、容量
が不十分であったりして、必ずしも一般的に適用可能で
はない。
も工夫された。例えば、第５図に示すように、ＲＯＭ２
の斜線で示す部分が修正を要する場合、その先頭部に、
修正プログラムを格納したＲＡＭ３の領域アドレスＡＢ
Ｃへのジャンプ命令“ＪＭＰ ＡＢＣ”を書込み、修
正プログラムの末尾にＲＯＭ２の次アドレスＤＥＦへの
ジャンプ命令“ＪＭＰ ＤＥＦ”を書込めば、命令の
変更はきわめて容易になるが、いかに少数の命令とは言
ってもＲＯＭ内部の書替えは通常困難でありＲＯＭの交
換はまぬがれない。ＲＯＭによっては、ＥＦＲＯＭのよ
うに電気的に書替え可能なメモリもあるが、コストが高
価であったり、電源の種類が多数必要であったり、容量
が不十分であったりして、必ずしも一般的に適用可能で
はない。
本発明は、このような事情に鑑み、創案されたもので、
ＲＯＭに格納されたプログラムに修正の必要が生じた場
合でも、ＲＯＭを交換することなしに、フロッピィディ
スク等の媒体で修正データが提供され、実効的に修正プ
ログラムがプロセッサで実行されて、カスタマ−エンジ
ニアの作業が不要で、迅速な対応が可能なリードオンリ
ーメモリ内命令の変更方法を提供することを目的として
いる。
ＲＯＭに格納されたプログラムに修正の必要が生じた場
合でも、ＲＯＭを交換することなしに、フロッピィディ
スク等の媒体で修正データが提供され、実効的に修正プ
ログラムがプロセッサで実行されて、カスタマ−エンジ
ニアの作業が不要で、迅速な対応が可能なリードオンリ
ーメモリ内命令の変更方法を提供することを目的として
いる。
ｃ問題点を解決するための手段〕
本発明において、上記の問題点を解決するために講じら
れた手段は、第４図に一最構成を示すような、プロセッ
サｌ、リードオンリーメモリ２及びランダムアクセスメ
モリ３を備えて成る情報処理装置において、第１図に本
発明の基本的な原理を示すように、リードオンリーメモ
リ２の変更すべきプログラムのアドレスを設定する変更
アドレス設定レジスタ６と、ランダムアクセスメモリ３
内の修正プログラムのアドレス及びジャンプ命令コード
を設定する修正プログラムアドレスレジスタ７と、リー
ドオンリーメモリ２を切り離して前記修正プログラムの
アドレス及びジャンプ命令コードをプロセッサ（１１に
出力する手段１０を設け、命令フェッチサイクルでプロ
セッサ１から発せられるアドレスと前記変更アドレス設
定レジスタ６の変更アドレスとを比較し、その比較結果
が一致した場合にリードオンリーメモリ２を切り離して
前記ジャンプ命令を発するとともに前記修正プログラム
アドレスレジスタ７のアドレスをプロセソサ１内で次命
令アドレスを保持するプログラムカウンタ９に取込み、
リードオンリーメモリ２内の前記変更アドレスからラン
ダムアクセスメモリ３内の前記修正プログラムのアドレ
スへ命令実行の制御を移行することを特徴とするリード
オンリーメモリ内命令の変更方法である。
れた手段は、第４図に一最構成を示すような、プロセッ
サｌ、リードオンリーメモリ２及びランダムアクセスメ
モリ３を備えて成る情報処理装置において、第１図に本
発明の基本的な原理を示すように、リードオンリーメモ
リ２の変更すべきプログラムのアドレスを設定する変更
アドレス設定レジスタ６と、ランダムアクセスメモリ３
内の修正プログラムのアドレス及びジャンプ命令コード
を設定する修正プログラムアドレスレジスタ７と、リー
ドオンリーメモリ２を切り離して前記修正プログラムの
アドレス及びジャンプ命令コードをプロセッサ（１１に
出力する手段１０を設け、命令フェッチサイクルでプロ
セッサ１から発せられるアドレスと前記変更アドレス設
定レジスタ６の変更アドレスとを比較し、その比較結果
が一致した場合にリードオンリーメモリ２を切り離して
前記ジャンプ命令を発するとともに前記修正プログラム
アドレスレジスタ７のアドレスをプロセソサ１内で次命
令アドレスを保持するプログラムカウンタ９に取込み、
リードオンリーメモリ２内の前記変更アドレスからラン
ダムアクセスメモリ３内の前記修正プログラムのアドレ
スへ命令実行の制御を移行することを特徴とするリード
オンリーメモリ内命令の変更方法である。
なお、修正部分が複数ある場合には、アドレス設定を複
数個用意して、そのいずれかに実行アドレスが一致した
とき、制御をＲＡＭ部分に移すこともできる。この場合
、ＲＡＭ側のプログラムで要因に応じた分岐を行う必要
がある。
数個用意して、そのいずれかに実行アドレスが一致した
とき、制御をＲＡＭ部分に移すこともできる。この場合
、ＲＡＭ側のプログラムで要因に応じた分岐を行う必要
がある。
一般にプロセッサの命令実行は、命令のフェッチサイク
ルと命令の実行サイクルとに分けられる。
ルと命令の実行サイクルとに分けられる。
ジャンプ命令の場合、まず命令のフェッチサイクルで、
第２図（イ）に示す如く、例えばアドレス１０００から
ジャンプ命令の命令コード“７Ｅ”″と、アドレス１０
０１及び１００２からジャンプ先のアドレス“８１３２
”とをメモリから読込み、次に命令の実行サイクルでジ
ャンプ先アドレス“８１３２”をプロセッサ１のプログ
ラムカウンタ（次の命令を格納するアドレスレジスタ）
に格納する。従って、手段１０により、命令のフェッチ
サイクル時に、ＲＯＭを切離すとともに替りにジャンプ
命令コード及び修正先アドレスをプロセッサ１に与えて
やれば、次の命令は第２図（ロ）に示す如く、ＲＯＭＺ
側の要修正部分Ｐ、からＲＡＭ３側の修正プログラムの
先頭部分Ｐ′に命令実行が変更される。このＲＡＭ３に
はフロッピーディスク等から立上げ時に容易に修正プロ
グラムを格納することができる。
第２図（イ）に示す如く、例えばアドレス１０００から
ジャンプ命令の命令コード“７Ｅ”″と、アドレス１０
０１及び１００２からジャンプ先のアドレス“８１３２
”とをメモリから読込み、次に命令の実行サイクルでジ
ャンプ先アドレス“８１３２”をプロセッサ１のプログ
ラムカウンタ（次の命令を格納するアドレスレジスタ）
に格納する。従って、手段１０により、命令のフェッチ
サイクル時に、ＲＯＭを切離すとともに替りにジャンプ
命令コード及び修正先アドレスをプロセッサ１に与えて
やれば、次の命令は第２図（ロ）に示す如く、ＲＯＭＺ
側の要修正部分Ｐ、からＲＡＭ３側の修正プログラムの
先頭部分Ｐ′に命令実行が変更される。このＲＡＭ３に
はフロッピーディスク等から立上げ時に容易に修正プロ
グラムを格納することができる。
以下、図面を参照して、本発明の実施例を詳細に説明す
る。
る。
第３図は、本発明の１実施例であるデータ処理装置の１
例を示すブロック図である。第３図において、１はプロ
セッサ、２はＲＯＭ、３はＲＡＭであって、データバス
４及びアドレスバス５に接続されている。１１は本発明
によるリードオンリーメモリ内命令の変更手段で、変更
アドレス設定レジスタ６、修正プログラムアドレスレジ
スタ７゜第１のアドレスデコーダ８．第２のアドレスデ
コーダ１２．命令フェッチサイクルアドレス生成回路１
３．−数構出回路１４を備えている。
例を示すブロック図である。第３図において、１はプロ
セッサ、２はＲＯＭ、３はＲＡＭであって、データバス
４及びアドレスバス５に接続されている。１１は本発明
によるリードオンリーメモリ内命令の変更手段で、変更
アドレス設定レジスタ６、修正プログラムアドレスレジ
スタ７゜第１のアドレスデコーダ８．第２のアドレスデ
コーダ１２．命令フェッチサイクルアドレス生成回路１
３．−数構出回路１４を備えている。
変更アドレス設定レジスタ６は、ＲＯＭプログラム内で
修正が必要な部分の先頭アドレスを設定する読み書き自
在のレジスタで、このレジスタ６に割付けられたアドレ
スを、プロセッサ１からアドレスバス５を介して、第１
のアドレスデコーダ８が検出すると、プロセッサ１から
データバス４上に出力された変更アドレスが当該変更ア
ドレス設定レジスタ６に設定される。即ち、アドレスの
変更がプログラム上で可能になる。尚、これはディップ
スイッチ等でも可能であるが、変更すべきアドレスが多
数の場合、その数に対応したスイ・７チを配設しなけれ
ばならないので、得失を考慮して手段を選択すべきであ
る。
修正が必要な部分の先頭アドレスを設定する読み書き自
在のレジスタで、このレジスタ６に割付けられたアドレ
スを、プロセッサ１からアドレスバス５を介して、第１
のアドレスデコーダ８が検出すると、プロセッサ１から
データバス４上に出力された変更アドレスが当該変更ア
ドレス設定レジスタ６に設定される。即ち、アドレスの
変更がプログラム上で可能になる。尚、これはディップ
スイッチ等でも可能であるが、変更すべきアドレスが多
数の場合、その数に対応したスイ・７チを配設しなけれ
ばならないので、得失を考慮して手段を選択すべきであ
る。
命令フェッチサイクルアドレス生成回路１３はプロセッ
サ１から供給される命令フェッチサイクルを示す信号と
アドレスバス５上のデータとから、命令フェッチサイク
ルのアドレスのみを一致検出回路１４へ送る。−数構出
回路１４は、前記変更アドレス設定レジスタ６と命令フ
ェッチサイクルアドレス生成回路１３のアドレスを比較
し、一致すると、信号を発して、修正プログラムアドレ
スレジスタ７の出力ゲート１５を解放し、ＲＯＭ２のデ
ータ出力ゲート１６を閉鎖する。このゲート１５．１６
は第１図に示すようにＲＯＭ２の出力と修正プログラム
アドレスレジスタ７の出力とを選択切替してプロセッサ
１へ入力するマルチプレクサであっても良く、本発明の
手段１０を構成するものである。
サ１から供給される命令フェッチサイクルを示す信号と
アドレスバス５上のデータとから、命令フェッチサイク
ルのアドレスのみを一致検出回路１４へ送る。−数構出
回路１４は、前記変更アドレス設定レジスタ６と命令フ
ェッチサイクルアドレス生成回路１３のアドレスを比較
し、一致すると、信号を発して、修正プログラムアドレ
スレジスタ７の出力ゲート１５を解放し、ＲＯＭ２のデ
ータ出力ゲート１６を閉鎖する。このゲート１５．１６
は第１図に示すようにＲＯＭ２の出力と修正プログラム
アドレスレジスタ７の出力とを選択切替してプロセッサ
１へ入力するマルチプレクサであっても良く、本発明の
手段１０を構成するものである。
修正プログラムアドレスレジスタ７は、変更アドレス設
定レジスタ６と同様に、そのレジスタ７に割付けられた
アドレスを第２のアドレスデコーダ１２が検出すると、
ジャンプ命令コードと修正プログラムのアドレスが設定
される。即ち、ジャンプ命令と修正プログラム設定をプ
ログラム上で可能にするものである。尚、これもディツ
ブスイッチ等で可能であるが、やはり、前述の得失を考
慮して手段を選択すべきである。
定レジスタ６と同様に、そのレジスタ７に割付けられた
アドレスを第２のアドレスデコーダ１２が検出すると、
ジャンプ命令コードと修正プログラムのアドレスが設定
される。即ち、ジャンプ命令と修正プログラム設定をプ
ログラム上で可能にするものである。尚、これもディツ
ブスイッチ等で可能であるが、やはり、前述の得失を考
慮して手段を選択すべきである。
ここで、前記出力ゲート１５が開放され出力ゲート１６
が閉じるとＲＯＭ２の命令コードは出力されずジャンプ
命令コードと修正プログラムのＲＡＭａ上の先頭アドレ
スがデータバス４上に出力される。これは、複数のサイ
クルにわたることもある。データバス４上に出力された
ジャンプ命令コードと修正プログラムＲＡＭａ上の先頭
アドレスはプロセッサ１に読取られ、それぞれ命令レジ
スタとプログラムカウンタ９ヘセツトされ、次の命令実
行はＲＡＭ３へのジャンプ命令が実行されてＲＡＭ３に
格納された修正プログラムの先頭からになる。再びＲＯ
Ｍ２に戻るには修正プログラムの最後尾をジャンプ命令
にして、そのアドレスをＲＯＭ２のものに設定すればよ
い。イニシャルプログラムで、変更アドレス設定レジス
タ６と修正プログラムアドレスレジスタ７に常時設定さ
れるようにしておけば、ＲＯＭを入替えたのと同様な効
果が得られる。
が閉じるとＲＯＭ２の命令コードは出力されずジャンプ
命令コードと修正プログラムのＲＡＭａ上の先頭アドレ
スがデータバス４上に出力される。これは、複数のサイ
クルにわたることもある。データバス４上に出力された
ジャンプ命令コードと修正プログラムＲＡＭａ上の先頭
アドレスはプロセッサ１に読取られ、それぞれ命令レジ
スタとプログラムカウンタ９ヘセツトされ、次の命令実
行はＲＡＭ３へのジャンプ命令が実行されてＲＡＭ３に
格納された修正プログラムの先頭からになる。再びＲＯ
Ｍ２に戻るには修正プログラムの最後尾をジャンプ命令
にして、そのアドレスをＲＯＭ２のものに設定すればよ
い。イニシャルプログラムで、変更アドレス設定レジス
タ６と修正プログラムアドレスレジスタ７に常時設定さ
れるようにしておけば、ＲＯＭを入替えたのと同様な効
果が得られる。
以上述べたように、本発明によれば、ＲＯＭを交換する
ことなく、修正データをフロッピーディスク等の媒体で
供するだけでプログラムの変更が可能なリードオンリー
メモリ内命令の変更方法を提供することができ、大量生
産された装置のＲＯＭに後でミスが発見された場合でも
多数のＲＯＭ−ｒｃを交換する必要がなくなり、極めて
有用である。
ことなく、修正データをフロッピーディスク等の媒体で
供するだけでプログラムの変更が可能なリードオンリー
メモリ内命令の変更方法を提供することができ、大量生
産された装置のＲＯＭに後でミスが発見された場合でも
多数のＲＯＭ−ｒｃを交換する必要がなくなり、極めて
有用である。
第１図は本発明の基本原理を示すブロック図、第２図は
本発明のプログラミングの説明図、第３図は本発明の１
実施例を示すブロック図、第４図は一般的な処理装置の
構成図、 第５図は従来のリードオンリーメモリ内命令の変更方法
である。 図中、 ｌ・・・プロセッサ、 ２・・・ＲＯＭ。 ３・・・ＲＡＭ。 ４・・・データバス、 ５・・・アドレスバス、 ６・・・変更アドレス設定レジスタ、 ７・・・修正プログラムアドレスレジスタ、８・・・第
１のアドレスデコーダ、 ９・・・プログラムカウンタ、 １０・・・手段、 １１・・・メモリ内命令変更手段、 １２・・・第２のアドレスデコーダ、 １３・・・命令フェッチサイクルアドレス生成回路、１
４・・・−数構出回路、 １５．１６・・・ゲート回路、 である。 」く４ヒ日目のλた。＄−月帆５１已２図第１図 （イ） ＜ＴＩ） 本発明のプログラミングの説明図 笛つＭ −ｊ＆６ソｒ（処理装置の檎戊Ｓ 第４図
本発明のプログラミングの説明図、第３図は本発明の１
実施例を示すブロック図、第４図は一般的な処理装置の
構成図、 第５図は従来のリードオンリーメモリ内命令の変更方法
である。 図中、 ｌ・・・プロセッサ、 ２・・・ＲＯＭ。 ３・・・ＲＡＭ。 ４・・・データバス、 ５・・・アドレスバス、 ６・・・変更アドレス設定レジスタ、 ７・・・修正プログラムアドレスレジスタ、８・・・第
１のアドレスデコーダ、 ９・・・プログラムカウンタ、 １０・・・手段、 １１・・・メモリ内命令変更手段、 １２・・・第２のアドレスデコーダ、 １３・・・命令フェッチサイクルアドレス生成回路、１
４・・・−数構出回路、 １５．１６・・・ゲート回路、 である。 」く４ヒ日目のλた。＄−月帆５１已２図第１図 （イ） ＜ＴＩ） 本発明のプログラミングの説明図 笛つＭ −ｊ＆６ソｒ（処理装置の檎戊Ｓ 第４図
Claims (1)
- 【特許請求の範囲】 プロセッサ（１）、リードオンリーメモリ（２）及びラ
ンダムアクセスメモリ（３）を備えて成る情報処理装置
において、 リードオンリーメモリ（２）の変更すべきプログラムの
アドレスを設定する変更アドレス設定レジスタ（６）と
、 ランダムアクセスメモリ（３）内の修正プログラムのア
ドレス及びジャンプ命令コードを設定する修正プログラ
ムアドレスレジスタ（７）と、 リードオンリーメモリ（２）の出力を切り離して前記修
正プログラムのアドレス及びジャンプ命令コードをプロ
セッサ（１）に出力する手段（１０）を設け、命令フェ
ッチサイクルでプロセッサ（１）から発せられるアドレ
スと前記変更アドレス設定レジスタ（６）の変更アドレ
スとを比較し、 その比較結果が一致した場合にリードオンリーメモリ（
２）を切り離して前記ジャンプ命令を発するとともに前
記修正プログラムアドレスレジスタ（７）のアドレスを
プロセッサ（１）内で次命令アドレスを保持するプログ
ラムカウンタ（９）に取込み、リードオンリーメモリ（
２）内の前記変更アドレスからランダムアクセスメモリ
（３）内の前記修正プログラムのアドレスへ命令実行の
制御を移行することを特徴とするリードオンリーメモリ
内命令の変更方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304563A JPS63156231A (ja) | 1986-12-19 | 1986-12-19 | リ−ドオンリ−メモリ内命令の変更方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304563A JPS63156231A (ja) | 1986-12-19 | 1986-12-19 | リ−ドオンリ−メモリ内命令の変更方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63156231A true JPS63156231A (ja) | 1988-06-29 |
Family
ID=17934499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61304563A Pending JPS63156231A (ja) | 1986-12-19 | 1986-12-19 | リ−ドオンリ−メモリ内命令の変更方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63156231A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JPH0764784A (ja) * | 1993-08-31 | 1995-03-10 | Nec Corp | マイクロコンピュータ |
| US5799144A (en) * | 1996-05-31 | 1998-08-25 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer for resolving problems found in a program stored in a ROM |
-
1986
- 1986-12-19 JP JP61304563A patent/JPS63156231A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JPH0764784A (ja) * | 1993-08-31 | 1995-03-10 | Nec Corp | マイクロコンピュータ |
| US5799144A (en) * | 1996-05-31 | 1998-08-25 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer for resolving problems found in a program stored in a ROM |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020188830A1 (en) | Bit replacement and extraction instructions | |
| KR930016880A (ko) | 전자장치 및 그것의 고정정보 수정방법 | |
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| JPS63156231A (ja) | リ−ドオンリ−メモリ内命令の変更方法 | |
| JP3810805B2 (ja) | 情報修正システム | |
| EP1177499B1 (en) | Processor and method of executing instructions from several instruction sources | |
| JP2004126658A (ja) | プロセッサシステム | |
| JP2003177934A (ja) | ディジタル信号処理装置 | |
| JP2005063311A (ja) | プロセッサシステムのパッチ方法およびパッチ適用プログラム | |
| US7003543B2 (en) | Sticky z bit | |
| JPH04107630A (ja) | 中央処理装置 | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| JPH11110224A (ja) | 言語処理装置及び方法、並びに情報記憶媒体 | |
| JPH0381185B2 (ja) | ||
| JP2581214B2 (ja) | 論理シミュレータ | |
| JPS63301338A (ja) | 制御メモリ付記憶装置 | |
| JPH10187490A (ja) | マイクロプログラム制御装置 | |
| JPH0398119A (ja) | 記憶装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH01192096A (ja) | 半導体装置 | |
| JP2001075798A (ja) | 情報処理装置 | |
| JP2002007159A (ja) | 半導体装置 | |
| JPS61233834A (ja) | マイクロプログラム処理装置 | |
| JPH04268615A (ja) | リセット処理方式 | |
| JP2000047864A (ja) | プログラム書き替え方法及び装置 |