JPH0426907Y2 - - Google Patents

Description

【考案の詳細な説明】 イ 産業上の利用分野 本考案は、機械式デイジタルスイツチにおける
内部データの読み出し方法に関する。

ロ 考案の概要 機械式デイジタルスイツチにおいて、希望の桁
のデイジタルスイツチの内部データを共通のデー
タバスを介して読み出すのを可能にする為に、外
部からのストローブ信号で希望の桁のデイジタル
スイツチの内部回路をデータバスに接続するアン
ドゲート群を各桁のデイジタルスイツチ毎に内蔵
し、電源、アース、２進信号線等の各桁のデイジ
タルスイツチに共有可能な信号線を、隣のデイジ
タルスイツチと電気的に連結するために、各桁の
デイジタルスイツチに両隣のデイジタルスイツチ
と接続するコネクタを設置し、このコネクタの連
鎖によりデータバスを構成するようにしたことを
特徴とするデイジタルスイツチ。

ハ 従来の技術 機械式デイジタルスイツチにおいて、多桁使用
をする場合、一桁分の単位デイジタルスイツチを
幅方向へ複数個互いに結合して、複数桁のデイジ
タルスイツチを構成しているが、デイジタルスイ
ツチ間の情報伝達の接続をしないで、CPUと各
桁のデイジタルスイツチとを直接接続している為
に、CPUに接続する配線数が多くなり、配線ス
ペースを広く取る必要があつた。例えば、各々の
デイジタルスイツチには、共通信号線１本と２進
信号線４本が最低必要であり、Ｎ桁のデイジタル
スイツチならば5N本を最低配線する必要がある。
このように従来のデイジタルスイツチには、配線
に広いスペースを要し、配線作業も極めて面倒で
作業工数が掛かりすぎる問題点があつた。

ニ 考案が解決しようとする問題点 本考案は、従来の機械式デイジタルスイツチに
おいて、デイジタルスイツチとCPUとの配線が
多く、作業工数が掛かるとともに配線スペースを
広く必要とする問題点を解消することを目的とす
る。

ホ 問題点解決のための手段 機械式デイジタルスイツチにおいて、単位デイ
ジタルスイツチ同士を接続するコネクタを各デイ
ジタルスイツチに設けると共に、単位デイジタル
スイツチ内のデータを上記コネクタに取り出すた
めに単位デイタルスイツチ内の各ビツト端子と上
記コネクタの各ビツト端子との間にアンドゲート
を挿入し、各単位デイタルスイツチ毎に外部から
入力されるストローブ信号により、これらのアン
ドゲートを開いてデイジタルデータをコネクタに
出力するようにしたことを特徴としたデイジタル
スイツチ。

ヘ 作 用 本考案によれば、各桁デイジタルスイツチのコ
ネクタが隣同士のコネクタを介して接続されるこ
とにより、コネクタの連結が一つのデータバスを
構成し、各デイジタルスイツチ毎に内蔵されたア
ンドゲート群により、各桁のデイジタルスイツチ
を選択的にコネクタに接続するようにしたので、
共通データバスと各デイジタルスイツチへストロ
ーブ信号を送る回路読み出し線だけで、希望桁の
デイジタルスイツチの内部データが読み取り可能
になつた。

ト 実施例 第１図は本考案の一実施例の斜視図である。第
１図において、１は一桁分の機械式単位デイジタ
ルスイツチで、ロータリスイツチ、４ビツトの２
進信号端子と電源・アース端子の６端子が内蔵さ
れている。１ａは設定された数字を表示する表示
窓、１ｂは加算スイツチで設定数字を加算し、１
ｃは減算スイツチで設定数字を減算させる。１ｄ
はストローブ信号入力端子で、各単位デイジタル
スイツチ毎にCPUと直接配線をし、１ｅはコネ
クタで、単位デイジタルスイツチの両側面に設け
る。２は６ビツト・バスラインで、端の単位デイ
ジタルスイツチのコネクタの４ビツトの２進信号
端子と電源・アース端子の６端子をCPUに接続
させる。

第２図は一桁分の単位デイジタルスイツチ（以
後単にデイジタルスイツチと書く）の斜視図であ
る。デイジタルスイツチの側面に同図のようにプ
ラグ１ｆ、ソケツト１ｇを互いに反対側の側面に
一対として設け、内蔵コネクタ１ｅを構成する。

第３図はデイジタルスイツチ内の回路図で、同
図において、SW１，SW２，SW４，SW８は２
進数の各ビツトに対応させたデイジタルスイツチ
内のロータリスイツチで、各々のスイツチ番号の
和が表示数字になるように、各々のスイツチが表
示数字と連動するような機構になつている。１ｄ
はストローブ信号の入力端子、＋は電源端子、−は
アース端子、Ｃ１，Ｃ２，Ｃ４，Ｃ８はコネクタ
１ｅの２進信号端子である。コネクタ１ｅは各ビ
ツト毎のプラグ１ｆとそれと対をなすソケツト１
ｇとよりなつている。AGはデイジタルスイツチ
内の各ビツト端子Ｓ１，Ｓ２，Ｓ４，Ｓ８とデイ
ジタルスイツチ内設のコネクタ１ｅの２進信号端
子Ｃ１〜Ｃ８との間に挿入されたアンドゲート
で、ストローブ信号の入力端子１ｄより入力され
るストローブ信号により内部信号をコネクタに出
力する機能を持つている。

第４図は、デイジタルスイツチをコネクタ１ｅ
により相互に連結した時の回路図である。同図に
示されているように、電源端子＋、アース端子
−、２進信号端子Ｃ１，Ｃ２，Ｃ４，Ｃ８は、同
図のようにプラグ１ｆとソケツト１ｇに接続され
ており、プラグ１ｆとソケツト１ｇでコネクタ１
ｅを構成し、同コネクタによりデイジタルスイツ
チ間が連結されており、最後の１桁用デイジタル
スイツチのコネクタ１ｅから６ビツト・バスライ
ン２で外部の電源及びCPUに接続されている。
ストローブ信号端子１ｄは、各々のデイジタルス
イツチ１よりCPUに接続される。

このような接続方法において、設定されたデー
タの読み出し動作を説明すると、CPUより読み
たい桁のデイジタルスイツチの１ｄ端子にストロ
ーブ信号を送ると、そのデイジタルスイツチにお
けるアンドゲート群AGが一斉に開き、各桁のデ
イジタルスイツチ相互のコネクタ同士の連続を介
してCPUに出力され、その桁のデータを２進信
号端子より読みとることが可能で、順次次の桁の
デイジタルスイツチの１ｄ端子に順次ストローブ
信号を送ると、その桁のデータを２進信号端子よ
り順次読みとるが可能である。

使用しているデイジタルスイツチは機械式のス
イツチであるから、停電によるデイジタルスイツ
チ内のデータの消滅がないので、停電後でも同デ
ータの読みとりが可能である。

チ 効 果 本考案によれば、配線が減少して、配線スペー
スが低減されることで、小型化が計れ、配線作業
の低減により、コストダウンが計れた。

【図面の簡単な説明】

第１図は、本考案の一実施例の斜視図、第２図
は、一桁分のデイジタルスイツチの左側面及び右
側面を示す斜視図、第３図は、デイジタルスイツ
チ内の回路図、第４図は、デイジタルスイツチ間
の接続回路図。

Claims (1)

【実用新案登録請求の範囲】
1. 一桁分の機械式単位デイジタルスイツチを相互
   連結して、任意桁のデイジタルスイツチとする構
   成で、単位デイジタルスイツチに両隣の単位スイ
   ツチと相互接続するコネクタを設け、各単位スイ
   ツチのコネクタの連続によつてデイジタルデータ
   バスを構成するようにし、上記単位デイジタルス
   イツチ内の各ビツト出力端子と上記コネクタの各
   ビツト端子との間に夫々アンドゲートを挿入し、
   上記単位デイジタルスイツチにストローブ信号端
   子を設け、同端子に印加されるストローブ信号に
   より、上記各アンドゲートが一斉に開かれるよう
   にしたことを特徴とするデイジタルスイツチ。