JPH01181137A

JPH01181137A - 記憶装置

Info

Publication number: JPH01181137A
Application number: JP63004750A
Authority: JP
Inventors: Susumu Yoshino; 進吉野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-14
Filing date: 1988-01-14
Publication date: 1989-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理装置に関し、特に記憶装置の読み出し
、書き込みに係わる。

〔従来の技術〕

従来、この種の記憶装置の読み出し、書き込みは、ブロ
ック転送だけ、あるいはインタリーフだけが可能なもの
？ご限られていた。すなわち、１つのコマンドとアドレ
ス指定により複数のデータの書き込みまたは読み出しが
可能なもの、あるいは独立に読み出し、書き込みができ
る複数のバンクを１１市え、これらに対するインタリー
フが可能なものだけに限られていた。

第３図はこのような従来の記憶装置でブロック転送が可
能なものを示すブロック図、第４図はその動作タイミン
グ図である。

第３図において、行方向がデータアクセス単位１１に対
応し、また列方向くワード方向）１２にｎ個配列された
記憶素子１６．、、〜１６２．。、１６□、１〜１６゜
＋ｈ　％　１６３＋　１〜１６３２１．１６、、、〜１
６４９、が設けられる。それぞれの記憶素子例えば１６
．、、　　は列方向（ワード方向）１２にＯからｍ個の
記憶単位１６．、、。〜１６．．．”から構成される。

記憶素子１６．、、．１６２９．　．１６３．、　．１
６．、、　　の記憶単位１６、、、　’　、１６２．、
　。、１６３．、　。、１６．、、　’２こはデータ２
０１．。、２０゜、。、２０３．。、２０、、、（それ
ぞれ図のｂ　ｏ、　ｂ　ｌ＋　ｂ　２．ｂ　３）が格納
されている。列方向の記憶素子の最後の記憶単位１６２
１９、！６．，７．１６３，９．１６．、イから：まそ
れぞれに対応して、データアクセス単位の読出データ２
３１．２３２．２３３．２３４が選択回路２５を通して
読出データ線２６から読み出される。

第４図（ま上記従来例の読出動作タイミング図である。

インタフェースクロック２９（図のａ）と、１リクエス
トコマンド、アドレス信号３１（図のｂ）が図示のよう
に与えられる。これにより、データ（第３図の）の続出
データ（第４図ｃ　−ｆ　）が、選択回路２５（第３図
）により選択されて、続出データ線２６（第３図）に続
出データ３５（図のｇ）として出力される。

〔発明が解決しようとする課題〕

しかしながら、このような従来の記憶装置には次のよう
な欠点がある。すなわち、ブロック転送だけ可能な記憶
装置の場合は、読み出しは性能上問題ないが、書き込み
のときは、アドレスが連続していないと、１つ１つ単発
でそれを実行しなければならない。このような場合は、
前の書込サイクルが終了して初めて次の書込サイクルの
始動が可能になる。しかしながら、このような動作では
実行効率が著しく低下し、性能も低下するなどの欠点が
ある。

一方、インタリーフだけ可能な記憶装置においては、上
記のような不連続アドレスに対する書込性能の低下はな
い。しかしながら、逆に、連続したアドレスの書き込み
および読み出しの場合でも１つ１つアドレスを発生しな
ければならず、実行効率が低下するという欠点がある。

これはバス方式の場合は特に顕著である。更に、インタ
リーブ専用記憶装置は、その性格上、性能を上げるため
に一般に少なくとも４個のバンクを有している（いわゆ
る４ウエイインタリーフ）。しかしながらこのようにす
ると、基本記憶容量や増設記憶容量が大きくなるという
欠点が生じる。

そこで本発明の目的は、ブロック続出、書込機能とイン
タリーフ機能の両機能を共に有してそれぞれ単独機能で
動作させたときの欠点を補うことができる記憶装置を提
供することにある。

〔課題を解決するための手段〕

本発明の記憶装置は、複数の独立したバンクにして、各
々のアドレスが行方向に連続し、列方向：ま、それぞれ
の行方向の最後のもののアドレスにそれぞれ連続し、行
方向の各々が１つのデータアクセス単位に対応するよう
に配列されたバンクと、これらのバンクに対し、１つの
バンクのアドレスを指定するだけでブロック転送により
複数の連続する行方向のバンクに複数のデータアクセス
単位に対応するデータの書き込みまたは読み出しを可能
にし、これと共にインタリーフにより列方向のバンクに
順次書き込みまたは読み出しを可能にするよう１つの命
令により制御信号を与えて制御するタイミング制御部と
を具備している。

従って、本発明の記憶装置は、ブロック続出、書込機能
とインクリープ機能とを合わせ持ち、両者が単独に機能
したときの欠点を除いて互い；こ補い合うようにしたの
で、性能を高く、かつ記憶容量を小さくすることができ
る。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は本発明ｊこよる記憶装置の一実施例を示すブロ
ック図、第２図はその動作タイミング例である。

第１図において、記憶素子：ま列方向（ワード方向）１
２にｎ個、行方向に２明記列され、これらをそれぞれ、
４１．、、〜４１１．。、４１□、１〜４１□９、とす
る。また、それぞれの記憶素子は列方向１２に０からｍ
個の記憶単位（バンク）４１、、．０〜４１．、、’″
、４１□＋１゜〜４１□、１″から構成されている。記
憶素子４１０，３．４１２．ｌの記憶単位（バンク）４
１．、、。、４１□、１１　；４１＋、＋　”、　　４
１２＋１　”＋ま行方向に１つのデータアクセス単位４
６に対応し、それぞれデータ５０１．。、５０゜、。；
５Ｌ、＋、５０□、１　（図のｂｏ、ｂ、　　；ｌ）２
　　、ｂ３）が格納されている。それぞれの記憶単位（バンク）ｊこ対応するデータアクセス単位４６の読出
データ５２＋、５２□は選択回路５４を通して読出デー
タ線５５から読みだされる。なお、インタリーフは、記
憶単位（バンク）を２つもたせたので、周知の方法で２
ウエイインタリーフが可能である。

次に、第２図に基づいて動作を説明する。

インクフェースクロック５７（図のａ）と、リクエスト
コマンド、アドレス信号５８（図のｂ）が図示のように
与えられる。これにより、選択回路５４を通して続出デ
ータ線５５に、第１図の格納データ５０．、、　、５０
．、、　　（図のｂｏ　、　ｂｚ　　）に対応する続出
データ５２．（図のＣ）と、同様に格納データ５０２．
。、５０□、＋　（図のす、。

ｂｓ　　）に対応する続出データ５２□　（図のｄ）が
読み出され、続出データ６０（図のｅ）になる。

ここで、高速アクセスサイクル（図のＴｈｅ）５３；ま
、いわゆるニブルモード、ページモード、スタティック
カラムモードなどの動作モードである。

以上のように、１つのデータアクセス単位を記憶単位（
バンク）に対応させることにより、ブロック転送機能と
インタリーフ機能を共に合わせ持つことができる。

〔発明の効果〕

このように、本発明の記憶装置は、ブロック続出、書込
機能とインタリーフ機能とを合わせ持つことｊこより、
両機能の欠点を補い合ううことかでき、かつ高性能で、
基本記憶容量および増設記憶容量が小さくて済むように
できる効果がある。

【図面の簡単な説明】

第１図は本発明による記憶装置の一実施例を示すブロッ
ク図、第２図は第１図の実施例の動作タイミングを示す
図、第３図は従来例を示すブロック図、第４図はその動
作タイミング図である。４１、、、　’　　、　４１．、、　’　、　４１□＋
ｌ’　　＋　４１２１１３・・・・・・記憶単位（バン
ク）。夷２図第４図

Claims

【特許請求の範囲】

各々のアドレスが行方向に連続し、列方向は、それぞれ
の行方向の最後のもののアドレスにそれぞれ連続し、行
方向の各々が１つのデータアクセス単位に対応するよう
に配列された複数の独立したバンクと、これらのバンク
に対し、１つのバンクのアドレスを指定するだけでブロ
ック転送によりバンクの一定の列アドレスに対し複数の
連続する行方向のバンクに複数のデータアクセス単位に
対応するデータの書き込みまたは読み出しを可能にし、
これと共に行方向の一定のアドレスに対し列方向のバン
クに順次インタリーフにより書き込みまたは読み出しを
可能にするように１つの命令に基づいて制御信号を与え
て制御するタイミイグ制御部とを具備することを特徴と
する記憶装置。