JPH04270414A - 浮動小数点コプロセッサ用可変待ち時間方法及び装置 - Google Patents
浮動小数点コプロセッサ用可変待ち時間方法及び装置Info
- Publication number
- JPH04270414A JPH04270414A JP3018492A JP1849291A JPH04270414A JP H04270414 A JPH04270414 A JP H04270414A JP 3018492 A JP3018492 A JP 3018492A JP 1849291 A JP1849291 A JP 1849291A JP H04270414 A JPH04270414 A JP H04270414A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- coprocessor
- cycles
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a secondary processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3871—Asynchronous instruction pipeline, e.g. using handshake signals between stages
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、算術演算を行い且つシ
ステムクロックにより制御される集積回路に関する。 【０００２】 【従来の技術及び発明が解決しようとする課題】コプロ
セッサ及び／又は浮動小数点ユニットは種々の算術機能
を遂行することができる。加算，減算及び対数計算等の
機能は組み合せで完全に遂行することができる。他の計
算、例えば倍精度乗算，割算及び平方根等の計算はレジ
スタ及び／又はラッチにより分離される組み合わせブロ
ックの集合として遂行されることが多い。一般に全ての
算術機能は一又は複数の組み合わせ回路ブロック（時々
「セクション」又は「パイプ」とも言う）として遂行さ
れ、各ブロックは記憶素子（ラッチ又はレジスタ）によ
り他の組み合わせブロックから分離されている。各々は
特別な計算時、一度も使用されないこともあれば１回又
は複数回使用されることもある。ブロックはまた数種の
機能に割当てられる。例えば、大きな組み合わせ回路は
、しばしば割算、平方根及び乗算のアルゴリズムに共用
される。 【０００３】アルゴリズムの完全な組み合わせ遂行（例
えば加算）は前記遂行の最も簡単なものである。これは
１つの組み合わせブロックを持つのみで記憶素子を持た
ない。各組み合わせブロックは、そのオペランドが入力
記憶素子内に現れた（クロックで読込まれた）後は正し
い結果を発生するために一定の時間を必要とする。前記
ブロックの入力レジスタへ新オペランドをクロックで読
み込む制御信号はしばしばこのブロック用の起動信号と
呼ばれる。各パイプへの時間割当て（正しい結果が生ず
るための）は、対応起動信号後の一定数のシステムクロ
ックサイクルをカウントするタイマを介して実行される
。各セクションは前記システムサイクルタイムにより決
定する１又は複数のシステムクロックサイクルを要求で
きる。一般には特殊な一組の入力を持つ特別なパイプ用
に演算完了を考慮して前記サイクルタイムを乗算すべき
システムサイクル数は前記パイプにより正しい結果を算
出するに必要な最小時間より大であるか又は等しくなけ
ればならない。 【０００４】今日（現在の技術に於いて）、各パイプに
許容されるサイクル数は集積回路装置にてハード配線さ
れている。１つのパイプへのサイクル数は前記集積回路
の外部のハードウェア手段を介して変更することはでき
ない。もし、ハード配線に依って定められたパイプに許
容されるサイクルの数が小さすぎると、この特別のパイ
プは前記コプロセッサの最も速いサイクルタイムを決定
するのに制限因子となるものである。一方、該パイプの
サイクル数が大きすぎると、このシステムはパイプ速度
を十分利用できなくなる。 【０００５】 【課題を解決するための手段及び作用】本発明は、演算
完了に必要なプログラマブル待ち時間（クロックサイク
ルのプログラマブル数）を提供するものである。パイプ
に必要な待ち時間はユニットが動作するように指定され
たシステムクロックサイクル時間を含む式から決定され
る。この待ち時間は計算を行うに必要な時間をカバーす
るのに必要な少なくとも最小のクロックサイクル数を与
えてタイマの計数をセットすることにより予めプログラ
ムされる。別々のタイマが論理演算装置（ＡＬＵ） 演
算と乗算演算と論理演算及び割算と平方根演算用に独立
してセットされる。 【０００６】例えば、割算に於いては多数の反復が、夫
々１つ以上のクロックサイクルを必要とするように要求
される。割算反復ごとのサイクル数は、１つのクロック
速度につき１サイクル、また他の１つのクロック速度に
つき２サイクルとなるようにプログラムすることができ
る。これにより割算回路構成がコプロセッサの異なるク
ロック速度バージョンに使用可能となる。割算反復待ち
時間は各バージョンに対して異なるようにプログラムさ
れ、例えば２０ＭＨｚ コプロセッサは反復作用毎に１
クロックサイクルにプログラムされる待ち時間を有し、
また３３ＭＨｚ コプロセッサは反復作用毎に２サイク
ルにプログラムされた待ち時間を有する。 【０００７】こういうふうに同一のチップは各々に大体
同様である割算性能につき、３３ＭＨｚと２０ＭＨｚ
との両者のシステムに使用可能である。好ましい１つの
実施例に於いて、コプロセッサチップが入力ボンディン
グパッドを使用して実装されるときにプログラムされ、
これらの信号がデコードされてタイマへ計数を与える。 これらの入力はこれを前記実装内のピン又はボンディン
グフィンガに接続して電圧をこのピン又はボンディング
フィンガに与えることにより組立時にプログラムするこ
とができる。内部の（シリコンに組み込んだ）プルアッ
プ又はプルダウン抵抗器のこれら入力に接続されたもの
は、前記ピン又はボンディングフィンガに他の電源が接
続されていないときは適宜な電圧レベルを与えることが
できる。 【０００８】本発明により、数個のパイプラインの各々
に必要なクロックサイクル数の独立設定を多重相互反復
作用演算に各反復作用及び単なる組み合わせ演算に対し
て可能ならしめる。また本発明は単一のコプロセッサチ
ップをして、夫々異なるタイプの演算に対して独立的に
演算速度を最大にし（または或る希望性能レベルに調整
し）ながら異なるクロック速度で動作すべく形成される
ことができるようにする。さらに本発明は制御論理の演
算がスピードアップするコプロセッサチップが次々と開
発されていっても同様な算術演算装置を使用できるよう
にするが、この演算回路最大速度は不変のままとするも
のである。この演算回路構成を再設計することは普通長
時間かかるので以上の点は利点である。結局、本発明は
大多数のテストパターンがチップの異なる待ち時間バー
ジョンについて１つの待ち時間の状態になることができ
るようにするのである。 【０００９】 【実施例】図１にマイクロプロセッサ１３０ とコプロ
セッサ１３２ との代表的システムを示す。該コプロセ
ッサはバス制御回路１３４ と演算制御回路１３６ 及
び論理演算部１３８ を含む。遂行すべき演算形式を指
示する命令 （演算コード） はバス１４０ に与えら
れる。前記演算に使用されるデータはバス１４２ に与
えられる。バス制御回路１３４ は命令を受信して、数
サイクルをそのデコードに使用した後、起動信号をライ
ン１４４ に与える。ライン１４４ の起動信号は論理
演算部１３８ の算術演算を開始させ、また演算制御部
１３６ にシーケンスをスタートさせる。この演算の完
了は、論理演算制御回路１３６ からバス制御回路１３
４ へのライン１４６ 上にＤＯＮＥ信号 （完了信号
） として現れる。このＤＯＮＥ信号は、内部タイマの
使用により完全に論理演算制御部１３６ 内に於いて発
生することができるか、あるいはライン１４８ の論理
演算部１３８ からの信号と論理演算制御部１３６ 信
号との組み合わせにより発生することができる。注意す
べきことは、バス制御回路１３４ 及び／又は演算制御
部１３６ は前記コプロセッサチップの外部の別のチッ
プ内に存在し得て前記ＳＴＡＲＴ 信号とＤＯＮＥ信号
を内部信号というよりむしろ外部信号とするものである
。なお、前記コプロセッサ回路はマイクロプロセッサと
同様のチップ上で組み合わすことができるものである。 また本発明は特別な使用形態に限るものではない。 【００１０】図２は、演算装置１２を有するコプロセッ
サ１０部分を示す。該演算装置は乗算器回路か論理装置
か又は論理演算装置となり得るものである。前記演算装
置１２はライン１４の演算信号及びライン１６のオペラ
ンドを受信する。その結果を出力ライン１８に与える。 ライン２０のクロック信号及びライン２２の起動信号も
また与えられる。 ライン２４のＤＯＮＥ信号はライン１８に結果が出るよ
うになったときに発せられる。前記クロックと起動信号
とは、各クロックサイクルでカウントダウンするタイマ
２６に与えられる （該タイマもまたカウントアップ又
は任意シーケンスでカウントできる） 。タイマ２６は
演算装置１２で行う演算に必要な時間以上の時間で０と
なる。完成信号はステートマシン３０を介して出力ライ
ン２４に供給される。該ステートマシン３０はライン３
４の制御入力を演算装置１２に与えて遂行されるべき演
算を設定し制御する。 【００１１】待ち時間コードはタイマ２６への入力ライ
ン４０に与えられる。このコードはＤＯＮＥ信号がライ
ン２４上に現れる前に必要なクロックサイクル数を制御
する。例えば、もし演算装置１２が演算完了に１５０
ナノ秒（ｎｓ）を必要とし、且つ外部クロックが５０ナ
ノ秒サイクル時間を持つならば、前記待ち時間コードは
３に設定されてＤＯＮＥ信号が３クロックサイクル後に
現れるもので、これは１５０ ナノ秒に等しい。一方、
もしマスタークロックサイクルが３０ナノ秒であれば３
の設定でＤＯＮＥ信号は９０ナノ秒後に現れ、これは結
果が出る以前のことになる。従って、かようなマスター
クロックと共に使用すべきチップにとって前記待ち時間
コードはＤＯＮＥ信号が５×３０ナノ秒＝１５０ ナノ
秒までは現れないように５に設定される。 【００１２】後掲の表１−４は、プログラマブル待ち時
間の１実施例を演算の異なる待ち時間コードについてク
ロックサイクル単位で表している。別々の待ち時間コー
ドは各演算装置に対して与えられる。即ち、ＡＬＵ 演
算に対してはあるコードが、乗算器演算（ＭＵＬ） に
対しては別のコードが、論理演算に対しては第３のコー
ドが、及び各割算反復に対してはサイクル数を制御する
第４のコードが与えられる。入力はライン４０により与
えられて前記待ち時間コードを指示する。ある実施例に
於いてはライン４０はプルアップ抵抗器を介して正電圧
に内部で接続される。つまりコードはプルアップライン
の高電圧によって与えられるか、又はパッケージ内でラ
イン４０の所望のラインをボンディングフィンガに接続
して与えられる。 或いは接地すべきプルダウントランジスタを使用するこ
とができ、且つ異なるようにプログラムされることが望
ましいラインを、正電圧源に接続されているボンディン
グフィンガに接続することもできる。結局ラインは入力
ピンに直接接続されて外部からプログラムできる。また
前記ピンとラインとの間には、あるデコード用の論理装
置も置くことができる。デコードはピン上の１組の可能
値とタイマ設定に使用するライン上の対応組の値との間
のマッピングである。 【００１３】前記ラインを外部のピンに接続する１つの
利点は次の如くである。即ち、ある演算パイプが完了に
８０ナノ秒かかるとする。また前記バス制御回路が４０
乃至３３ＭＨｚ より高い周波数の範囲で動作するとす
る。パイプ速度の充分の効果を得るために、４０ＭＨｚ
部 （２５ナノ秒サイクル） の完成には４サイクル
を、また３３ＭＨｚ 部 （３０ナノ秒サイクル） に
は３サイクルを許容することが可能である。もしバス制
御回路が４０ＭＨｚ に適合しないならば、演算性能
（待ち時間を同一時間で３サイクルに変更してもよい）
を遅らすことなしに３３ＭＨｚ 程度まで低下させるこ
とができる。これは前記ラインが外部ピンに接続してい
ないならば既にパッケージした部分で行うことができな
いものである。 【００１４】待ち時間プログラミングがピンにより制御
可能であれば、１つの待ち時間での異なる部分をテスト
するための大多数のパターンを有することができる。 （少なくとも一部分の機能的テストを行うため）。タイ
マテスト用の小セットのパターンのみは異なる待ち時間
にしなければならない。また、これは特に前記部分を遅
らせようとするときに、例えば或る性能レベルと適合さ
せるために適用される。次いで、大部分のテストに対し
て速い待ち時間の部分をテストすることができる。この
テスト部分は速い製品と一致する。それで小さいテスト
パターンを遅れタイマ設定のテストのために追加するこ
とができる。これはテストベクトル（特にバス制御回路
テストベクトル）を展開するには長い時間がかかるので
重要なことである。 【００１５】
表 １
ＡＬＵ演算 待ち時間コード
ＡＬＵ待ち時間（サイクル）
（ＰＡＬＵＳ ＋）
００１
２
０１０
３
０１１
４
１００
５
１０１
６
１１０
７ 【
００１６】
表 ２
ＭＵＬ演算 待ち時間コード
単精度 倍精度
（ＰＭＵＬＳ ＋）
ＭＵＬＳ Ｍ
ＵＬＤ
待ち時間
待ち時間
（サイクル）
（サイクル）
００１
２ ２
０１０
３ ４
０１１
４
６ １００
５
８
１０１
６ １０
１１０
７ １
２【００１７】
表 ３
論理演算 待ち時間コード
論理待ち時間（サイクル）
（ＰＬＯＧＳ ＋）
０１
２
１０
３
１１
４ 【００１８
】
表 ４
割算反復 待ち時間コード
割算反復毎のサイクル
（ＰＤＩＶＳＥＬ ＋）
０
１
１
２ 【００１９】図３
に算術演算、特に割算演算に含まれることのある各種待
ち時間を図示する。割算演算はチップの異なるパイプラ
インに起きることのできる３相を必要とする。第１相で
は多数の準備段階１５０ が初期計算を行う。続いて一
連の減算反復１５２ がある。最後には多数の完了ステ
ップ１５４ がある。この位相の各々に対するタイミン
グはタイマ１５６ により与えられる。第１クロック速
度に対して準備ステップ１５０ は２サイクルを要求す
るが減算反復１５２ は２０サイクルを要求し、また完
了ステップ１５４ は５サイクルを要求できる。より速
い第２クロック速度に対しては準備手段１５０ に同様
な一定期間を確保するのに３サイクルが必要である。こ
の速いクロック速度に於いて、１クロックサイクルは割
算反復には十分ではない。かくして割算反復毎に２クロ
ックサイクルが必要となる。更には完了ステップ１５４
は準備ステップ１５０ と異なるサイクル数の増加が
必要となる。このようにして最適の再構成可能性のため
には別々のプログラマブル待ち時間が前記３相の各々に
与えられる。 【００２０】図４の（Ａ），（Ｂ） は２つの異なるク
ロック速度に対する図３に示す如き割算演算のタイミン
グ例を示す。図４の（Ｂ） は図４の（Ａ） のクロッ
クよりも速い周波数を有するクロック信号（ＣＬＫ＋）
を示す。図４（Ａ） では演算はラインＩＳＴＡＲＴ
Ｍ のパルスにより開始される。これは第１相の２クロ
ックサイクルに続きサイクルＭＵＧＯ１（１）とＭＵＧ
Ｏ１（０）として示されている。この位相の完了は単一
ラインＭＵＥＱＺ 上のパルスにより示される。これは
別々の割算反復クロックＤＣＬＫにより夫々計時される
多数の割算反復サイクルのＭＵＤＩＶ と示されるもの
に続くものである。第２相の反復作用が完了すると、第
３相のＭＵＧＯ２（２）−ＭＵＧＯ２（０）に３クロッ
クサイクルが使用される。第３相の終端はラインＭＵＥ
ＱＺ の別のパルスにより示される。これもまたＤＯＮ
Ｅ信号，ＭＵＤＯＮＥ の発生となる。 【００２１】図４（Ｂ） に於いて、速いクロックサイ
クルにより、ＭＵＧＯ１（２）乃至ＭＵＧＯ１（０）と
示された３サイクルが第１相に対し必要であることが分
かる。クロックサイクル時間に依存して割算反復毎のサ
イクル数はなお１であり得るか、あるいは割算反復の２
サイクルに変更し得る。ここでは図４（Ｂ） に示す如
く割算反復毎の２サイクルに変更されている。第３相Ｍ
ＵＧＯ２ のサイクル数は図４（Ｂ） では変化ないも
のとして示される。しかし、所要のサイクル数は変更す
ることができ、且つ第１相に使用する１つの余分のサイ
クルとは異なる量により変化することができる。 【００２２】図５に論理演算装置（ＡＬＵ） である演
算装置の図２に示すタイマ２６の詳細を示す。前記待ち
時間コードはピン又はボンディングフィンガからボンデ
ィングパッド４２を介してスクリーニングロジック４４
を通って、またインバータ４６を介してデクリメンタ４
８に与えられる。 スクリーニングロジックによりゼロ条件が現れるのを防
止する。インバータ４６からの３ビットの各々はデクリ
メンタ４８を介して送られる。また図６にはデクリメン
タ４８の３ビットの１つに対する論理を示す。各出力は
ライン５２のマルチプレクサ５０を介して帰還される。 【００２３】デクリメンタ４８のカウントが００１ に
達するとＮＡＮＤゲート５４はレジスタ５６に於いて続
くクロックサイクルにラッチされる出力を与える。この
続くクロックサイクルは前記デクリメンタを零カウント
となすものであり、これはＮＡＮＤゲート５４により予
期される。ＮＡＮＤゲート５４はレジスタ５６に信号を
出し、後者は続いてマルチプレクサ５０に選択信号を出
す。マルチプレクサ５０はデクリメンタ４８の出力をそ
の入力に返して別のカウントが他の反復作用のためのサ
イクルを仕上げる。入力へ返す出力は ｄｃｎ＋であっ
て、これは各サイクルでゼロへカウントダウンする。
Ｄｃｎ−は ｄｃｎ＋の逆極性（１の補数）である。第
１の演算の初期カウンタ値（及び次に来るもの）はマル
チプレクサ５０の他の入力から来る。前記ｄｃ＋とｄｃ
−信号は現在の ｄｃｎ＋と ｄｃＮ−をカウントする
前にカウントを与える。これらはＮＡＮＤゲート５４に
より使用されてカウントの終わりを予想する。ライン５
８の起動信号はＮＡＮＤゲート５４が前記デクリメンタ
４８が起動時演算の誤った完了を報じるようにレジスタ
５６にロードすることを防止する。これは前記デクリメ
ンタが一定のサイクルを行うので必要となる。 【００２４】図６はマルチプレクサ６０とレジスタ６２
と図５のデクリメンタ４８のワンビットスライスのデク
リメンタ６４とを示す。キャリアビットＣＯ＋とＣＯ−
とは次のビットスライス段に与えられる。その入力と出
力とは図５の如く接続される。図７はＡＬＵ の図２の
ステートマシン回路３０の詳細を示す。デクリメンタ回
路６６は図５に示す如くである。これはステートマシン
７０の部分である組合わせ論理６８に接続する。ＤＯＮ
Ｅ信号がステートマシン７０の組合わせ論理６８と結合
するインバータ７４からライン７２に与えられる。ステ
ートマシン７０のレジスタから組合わせ論理６８へのラ
イン７６と７８とにフィードバックが与えられる。最後
に入力が組合わせ論理６８へのライン８２に与えられる
。この信号がオペレーションコードからデコードされて
、ＡＬＵ 論理を介しての２パスを必要とする整数対単
精度変換演算を指示する。 【００２５】前記オペレーションコードはフリップフロ
ップ８４に与えられ且つ入力はＮＡＮＤゲート８６に与
えられる。ライン８８の入力は倍精度演算が実行される
かどうかを示す。前記オペレーションコードのデコード
とステートマシンの詳細及び機能とは当業者には明白な
ことであろう。図８は乗算装置に使用するデクリメンタ
（タイマ）９０を示し、これはマルチプレクサ９４への
入力９２の単精度乗算待ち時間を受信する。また倍精度
待ち時間コードはマルチプレクサ９４への別の待ち時間
入力９６に与えられる。この入力の選択した１つは第２
マルチプレクサ９８に与えられ、前記乗算待ち時間コー
ドと前記乗算装置を使用する論理演算のライン１００の
論理待ち時間コードとでの選択をする。デクリメンタ９
０を介してのその後のパスは図５と同様の方法でマルチ
プレクサ１０２ を介して送り返される。しかし、ここ
では２つの別々の入力９２と９６とが割算演算又は倍精
度乗算演算との何れかの最終段に対する他のマルチプレ
クサ１０４ を介して与えられる。 【００２６】再び、図５と同様に出力レジスタ１０６
は００１ の値がＮＡＮＤゲート１０８ の入力に於け
る先行信号に現れるときに、計時される。これは別のＮ
ＡＮＤゲート１１０ を介して与えられ、このゲートは
ＮＡＮＤゲート１１２ から他の入力を受信する。ＮＡ
ＮＤゲート１１２ はその入力として起動信号と「乗算
器ステートマシンロード」信号とを有する。 ロード信号は前記デクリメンタが演算の中途 （即ち倍
精度乗算又は割算） で再ロードするときの複合演算に
対して起動せしめられる。ライン１１４ の出力信号は
論理演算装置の図７に示すものと同様の方法で乗算器ユ
ニットの組合わせ論理に与えられる。割算反復（図９）
に対して入力ピン１１６ はマルチプレクサ１１８ に
よりライン１２０ のクロック周波数か、あるいは１／
２ 回路１２２ 出力のクロック周波数の半分かの何れ
かを選択する。その結果のクロック信号ＤＣＬＫは割算
回路に与えられ割算反復を制御する。 【００２７】当業者には理解されるごとく、本発明はそ
の精神又は本質的特徴から逸脱することなく、他の特定
形式により具体化される。例えば同一のコードをある数
量のパイプ又はＡＬＵ ブロック及び単精度乗算に使用
されるブロックの如きセクションを制御するために使用
できる。従って本発明の好ましい実施例の開示を説明す
るのであるが、これは制限されるものではなく、特許請
求の範囲に述べる本発明の範囲を説明しようとするもの
である。
ステムクロックにより制御される集積回路に関する。 【０００２】 【従来の技術及び発明が解決しようとする課題】コプロ
セッサ及び／又は浮動小数点ユニットは種々の算術機能
を遂行することができる。加算，減算及び対数計算等の
機能は組み合せで完全に遂行することができる。他の計
算、例えば倍精度乗算，割算及び平方根等の計算はレジ
スタ及び／又はラッチにより分離される組み合わせブロ
ックの集合として遂行されることが多い。一般に全ての
算術機能は一又は複数の組み合わせ回路ブロック（時々
「セクション」又は「パイプ」とも言う）として遂行さ
れ、各ブロックは記憶素子（ラッチ又はレジスタ）によ
り他の組み合わせブロックから分離されている。各々は
特別な計算時、一度も使用されないこともあれば１回又
は複数回使用されることもある。ブロックはまた数種の
機能に割当てられる。例えば、大きな組み合わせ回路は
、しばしば割算、平方根及び乗算のアルゴリズムに共用
される。 【０００３】アルゴリズムの完全な組み合わせ遂行（例
えば加算）は前記遂行の最も簡単なものである。これは
１つの組み合わせブロックを持つのみで記憶素子を持た
ない。各組み合わせブロックは、そのオペランドが入力
記憶素子内に現れた（クロックで読込まれた）後は正し
い結果を発生するために一定の時間を必要とする。前記
ブロックの入力レジスタへ新オペランドをクロックで読
み込む制御信号はしばしばこのブロック用の起動信号と
呼ばれる。各パイプへの時間割当て（正しい結果が生ず
るための）は、対応起動信号後の一定数のシステムクロ
ックサイクルをカウントするタイマを介して実行される
。各セクションは前記システムサイクルタイムにより決
定する１又は複数のシステムクロックサイクルを要求で
きる。一般には特殊な一組の入力を持つ特別なパイプ用
に演算完了を考慮して前記サイクルタイムを乗算すべき
システムサイクル数は前記パイプにより正しい結果を算
出するに必要な最小時間より大であるか又は等しくなけ
ればならない。 【０００４】今日（現在の技術に於いて）、各パイプに
許容されるサイクル数は集積回路装置にてハード配線さ
れている。１つのパイプへのサイクル数は前記集積回路
の外部のハードウェア手段を介して変更することはでき
ない。もし、ハード配線に依って定められたパイプに許
容されるサイクルの数が小さすぎると、この特別のパイ
プは前記コプロセッサの最も速いサイクルタイムを決定
するのに制限因子となるものである。一方、該パイプの
サイクル数が大きすぎると、このシステムはパイプ速度
を十分利用できなくなる。 【０００５】 【課題を解決するための手段及び作用】本発明は、演算
完了に必要なプログラマブル待ち時間（クロックサイク
ルのプログラマブル数）を提供するものである。パイプ
に必要な待ち時間はユニットが動作するように指定され
たシステムクロックサイクル時間を含む式から決定され
る。この待ち時間は計算を行うに必要な時間をカバーす
るのに必要な少なくとも最小のクロックサイクル数を与
えてタイマの計数をセットすることにより予めプログラ
ムされる。別々のタイマが論理演算装置（ＡＬＵ） 演
算と乗算演算と論理演算及び割算と平方根演算用に独立
してセットされる。 【０００６】例えば、割算に於いては多数の反復が、夫
々１つ以上のクロックサイクルを必要とするように要求
される。割算反復ごとのサイクル数は、１つのクロック
速度につき１サイクル、また他の１つのクロック速度に
つき２サイクルとなるようにプログラムすることができ
る。これにより割算回路構成がコプロセッサの異なるク
ロック速度バージョンに使用可能となる。割算反復待ち
時間は各バージョンに対して異なるようにプログラムさ
れ、例えば２０ＭＨｚ コプロセッサは反復作用毎に１
クロックサイクルにプログラムされる待ち時間を有し、
また３３ＭＨｚ コプロセッサは反復作用毎に２サイク
ルにプログラムされた待ち時間を有する。 【０００７】こういうふうに同一のチップは各々に大体
同様である割算性能につき、３３ＭＨｚと２０ＭＨｚ
との両者のシステムに使用可能である。好ましい１つの
実施例に於いて、コプロセッサチップが入力ボンディン
グパッドを使用して実装されるときにプログラムされ、
これらの信号がデコードされてタイマへ計数を与える。 これらの入力はこれを前記実装内のピン又はボンディン
グフィンガに接続して電圧をこのピン又はボンディング
フィンガに与えることにより組立時にプログラムするこ
とができる。内部の（シリコンに組み込んだ）プルアッ
プ又はプルダウン抵抗器のこれら入力に接続されたもの
は、前記ピン又はボンディングフィンガに他の電源が接
続されていないときは適宜な電圧レベルを与えることが
できる。 【０００８】本発明により、数個のパイプラインの各々
に必要なクロックサイクル数の独立設定を多重相互反復
作用演算に各反復作用及び単なる組み合わせ演算に対し
て可能ならしめる。また本発明は単一のコプロセッサチ
ップをして、夫々異なるタイプの演算に対して独立的に
演算速度を最大にし（または或る希望性能レベルに調整
し）ながら異なるクロック速度で動作すべく形成される
ことができるようにする。さらに本発明は制御論理の演
算がスピードアップするコプロセッサチップが次々と開
発されていっても同様な算術演算装置を使用できるよう
にするが、この演算回路最大速度は不変のままとするも
のである。この演算回路構成を再設計することは普通長
時間かかるので以上の点は利点である。結局、本発明は
大多数のテストパターンがチップの異なる待ち時間バー
ジョンについて１つの待ち時間の状態になることができ
るようにするのである。 【０００９】 【実施例】図１にマイクロプロセッサ１３０ とコプロ
セッサ１３２ との代表的システムを示す。該コプロセ
ッサはバス制御回路１３４ と演算制御回路１３６ 及
び論理演算部１３８ を含む。遂行すべき演算形式を指
示する命令 （演算コード） はバス１４０ に与えら
れる。前記演算に使用されるデータはバス１４２ に与
えられる。バス制御回路１３４ は命令を受信して、数
サイクルをそのデコードに使用した後、起動信号をライ
ン１４４ に与える。ライン１４４ の起動信号は論理
演算部１３８ の算術演算を開始させ、また演算制御部
１３６ にシーケンスをスタートさせる。この演算の完
了は、論理演算制御回路１３６ からバス制御回路１３
４ へのライン１４６ 上にＤＯＮＥ信号 （完了信号
） として現れる。このＤＯＮＥ信号は、内部タイマの
使用により完全に論理演算制御部１３６ 内に於いて発
生することができるか、あるいはライン１４８ の論理
演算部１３８ からの信号と論理演算制御部１３６ 信
号との組み合わせにより発生することができる。注意す
べきことは、バス制御回路１３４ 及び／又は演算制御
部１３６ は前記コプロセッサチップの外部の別のチッ
プ内に存在し得て前記ＳＴＡＲＴ 信号とＤＯＮＥ信号
を内部信号というよりむしろ外部信号とするものである
。なお、前記コプロセッサ回路はマイクロプロセッサと
同様のチップ上で組み合わすことができるものである。 また本発明は特別な使用形態に限るものではない。 【００１０】図２は、演算装置１２を有するコプロセッ
サ１０部分を示す。該演算装置は乗算器回路か論理装置
か又は論理演算装置となり得るものである。前記演算装
置１２はライン１４の演算信号及びライン１６のオペラ
ンドを受信する。その結果を出力ライン１８に与える。 ライン２０のクロック信号及びライン２２の起動信号も
また与えられる。 ライン２４のＤＯＮＥ信号はライン１８に結果が出るよ
うになったときに発せられる。前記クロックと起動信号
とは、各クロックサイクルでカウントダウンするタイマ
２６に与えられる （該タイマもまたカウントアップ又
は任意シーケンスでカウントできる） 。タイマ２６は
演算装置１２で行う演算に必要な時間以上の時間で０と
なる。完成信号はステートマシン３０を介して出力ライ
ン２４に供給される。該ステートマシン３０はライン３
４の制御入力を演算装置１２に与えて遂行されるべき演
算を設定し制御する。 【００１１】待ち時間コードはタイマ２６への入力ライ
ン４０に与えられる。このコードはＤＯＮＥ信号がライ
ン２４上に現れる前に必要なクロックサイクル数を制御
する。例えば、もし演算装置１２が演算完了に１５０
ナノ秒（ｎｓ）を必要とし、且つ外部クロックが５０ナ
ノ秒サイクル時間を持つならば、前記待ち時間コードは
３に設定されてＤＯＮＥ信号が３クロックサイクル後に
現れるもので、これは１５０ ナノ秒に等しい。一方、
もしマスタークロックサイクルが３０ナノ秒であれば３
の設定でＤＯＮＥ信号は９０ナノ秒後に現れ、これは結
果が出る以前のことになる。従って、かようなマスター
クロックと共に使用すべきチップにとって前記待ち時間
コードはＤＯＮＥ信号が５×３０ナノ秒＝１５０ ナノ
秒までは現れないように５に設定される。 【００１２】後掲の表１−４は、プログラマブル待ち時
間の１実施例を演算の異なる待ち時間コードについてク
ロックサイクル単位で表している。別々の待ち時間コー
ドは各演算装置に対して与えられる。即ち、ＡＬＵ 演
算に対してはあるコードが、乗算器演算（ＭＵＬ） に
対しては別のコードが、論理演算に対しては第３のコー
ドが、及び各割算反復に対してはサイクル数を制御する
第４のコードが与えられる。入力はライン４０により与
えられて前記待ち時間コードを指示する。ある実施例に
於いてはライン４０はプルアップ抵抗器を介して正電圧
に内部で接続される。つまりコードはプルアップライン
の高電圧によって与えられるか、又はパッケージ内でラ
イン４０の所望のラインをボンディングフィンガに接続
して与えられる。 或いは接地すべきプルダウントランジスタを使用するこ
とができ、且つ異なるようにプログラムされることが望
ましいラインを、正電圧源に接続されているボンディン
グフィンガに接続することもできる。結局ラインは入力
ピンに直接接続されて外部からプログラムできる。また
前記ピンとラインとの間には、あるデコード用の論理装
置も置くことができる。デコードはピン上の１組の可能
値とタイマ設定に使用するライン上の対応組の値との間
のマッピングである。 【００１３】前記ラインを外部のピンに接続する１つの
利点は次の如くである。即ち、ある演算パイプが完了に
８０ナノ秒かかるとする。また前記バス制御回路が４０
乃至３３ＭＨｚ より高い周波数の範囲で動作するとす
る。パイプ速度の充分の効果を得るために、４０ＭＨｚ
部 （２５ナノ秒サイクル） の完成には４サイクル
を、また３３ＭＨｚ 部 （３０ナノ秒サイクル） に
は３サイクルを許容することが可能である。もしバス制
御回路が４０ＭＨｚ に適合しないならば、演算性能
（待ち時間を同一時間で３サイクルに変更してもよい）
を遅らすことなしに３３ＭＨｚ 程度まで低下させるこ
とができる。これは前記ラインが外部ピンに接続してい
ないならば既にパッケージした部分で行うことができな
いものである。 【００１４】待ち時間プログラミングがピンにより制御
可能であれば、１つの待ち時間での異なる部分をテスト
するための大多数のパターンを有することができる。 （少なくとも一部分の機能的テストを行うため）。タイ
マテスト用の小セットのパターンのみは異なる待ち時間
にしなければならない。また、これは特に前記部分を遅
らせようとするときに、例えば或る性能レベルと適合さ
せるために適用される。次いで、大部分のテストに対し
て速い待ち時間の部分をテストすることができる。この
テスト部分は速い製品と一致する。それで小さいテスト
パターンを遅れタイマ設定のテストのために追加するこ
とができる。これはテストベクトル（特にバス制御回路
テストベクトル）を展開するには長い時間がかかるので
重要なことである。 【００１５】
表 １
ＡＬＵ演算 待ち時間コード
ＡＬＵ待ち時間（サイクル）
（ＰＡＬＵＳ ＋）
００１
２
０１０
３
０１１
４
１００
５
１０１
６
１１０
７ 【
００１６】
表 ２
ＭＵＬ演算 待ち時間コード
単精度 倍精度
（ＰＭＵＬＳ ＋）
ＭＵＬＳ Ｍ
ＵＬＤ
待ち時間
待ち時間
（サイクル）
（サイクル）
００１
２ ２
０１０
３ ４
０１１
４
６ １００
５
８
１０１
６ １０
１１０
７ １
２【００１７】
表 ３
論理演算 待ち時間コード
論理待ち時間（サイクル）
（ＰＬＯＧＳ ＋）
０１
２
１０
３
１１
４ 【００１８
】
表 ４
割算反復 待ち時間コード
割算反復毎のサイクル
（ＰＤＩＶＳＥＬ ＋）
０
１
１
２ 【００１９】図３
に算術演算、特に割算演算に含まれることのある各種待
ち時間を図示する。割算演算はチップの異なるパイプラ
インに起きることのできる３相を必要とする。第１相で
は多数の準備段階１５０ が初期計算を行う。続いて一
連の減算反復１５２ がある。最後には多数の完了ステ
ップ１５４ がある。この位相の各々に対するタイミン
グはタイマ１５６ により与えられる。第１クロック速
度に対して準備ステップ１５０ は２サイクルを要求す
るが減算反復１５２ は２０サイクルを要求し、また完
了ステップ１５４ は５サイクルを要求できる。より速
い第２クロック速度に対しては準備手段１５０ に同様
な一定期間を確保するのに３サイクルが必要である。こ
の速いクロック速度に於いて、１クロックサイクルは割
算反復には十分ではない。かくして割算反復毎に２クロ
ックサイクルが必要となる。更には完了ステップ１５４
は準備ステップ１５０ と異なるサイクル数の増加が
必要となる。このようにして最適の再構成可能性のため
には別々のプログラマブル待ち時間が前記３相の各々に
与えられる。 【００２０】図４の（Ａ），（Ｂ） は２つの異なるク
ロック速度に対する図３に示す如き割算演算のタイミン
グ例を示す。図４の（Ｂ） は図４の（Ａ） のクロッ
クよりも速い周波数を有するクロック信号（ＣＬＫ＋）
を示す。図４（Ａ） では演算はラインＩＳＴＡＲＴ
Ｍ のパルスにより開始される。これは第１相の２クロ
ックサイクルに続きサイクルＭＵＧＯ１（１）とＭＵＧ
Ｏ１（０）として示されている。この位相の完了は単一
ラインＭＵＥＱＺ 上のパルスにより示される。これは
別々の割算反復クロックＤＣＬＫにより夫々計時される
多数の割算反復サイクルのＭＵＤＩＶ と示されるもの
に続くものである。第２相の反復作用が完了すると、第
３相のＭＵＧＯ２（２）−ＭＵＧＯ２（０）に３クロッ
クサイクルが使用される。第３相の終端はラインＭＵＥ
ＱＺ の別のパルスにより示される。これもまたＤＯＮ
Ｅ信号，ＭＵＤＯＮＥ の発生となる。 【００２１】図４（Ｂ） に於いて、速いクロックサイ
クルにより、ＭＵＧＯ１（２）乃至ＭＵＧＯ１（０）と
示された３サイクルが第１相に対し必要であることが分
かる。クロックサイクル時間に依存して割算反復毎のサ
イクル数はなお１であり得るか、あるいは割算反復の２
サイクルに変更し得る。ここでは図４（Ｂ） に示す如
く割算反復毎の２サイクルに変更されている。第３相Ｍ
ＵＧＯ２ のサイクル数は図４（Ｂ） では変化ないも
のとして示される。しかし、所要のサイクル数は変更す
ることができ、且つ第１相に使用する１つの余分のサイ
クルとは異なる量により変化することができる。 【００２２】図５に論理演算装置（ＡＬＵ） である演
算装置の図２に示すタイマ２６の詳細を示す。前記待ち
時間コードはピン又はボンディングフィンガからボンデ
ィングパッド４２を介してスクリーニングロジック４４
を通って、またインバータ４６を介してデクリメンタ４
８に与えられる。 スクリーニングロジックによりゼロ条件が現れるのを防
止する。インバータ４６からの３ビットの各々はデクリ
メンタ４８を介して送られる。また図６にはデクリメン
タ４８の３ビットの１つに対する論理を示す。各出力は
ライン５２のマルチプレクサ５０を介して帰還される。 【００２３】デクリメンタ４８のカウントが００１ に
達するとＮＡＮＤゲート５４はレジスタ５６に於いて続
くクロックサイクルにラッチされる出力を与える。この
続くクロックサイクルは前記デクリメンタを零カウント
となすものであり、これはＮＡＮＤゲート５４により予
期される。ＮＡＮＤゲート５４はレジスタ５６に信号を
出し、後者は続いてマルチプレクサ５０に選択信号を出
す。マルチプレクサ５０はデクリメンタ４８の出力をそ
の入力に返して別のカウントが他の反復作用のためのサ
イクルを仕上げる。入力へ返す出力は ｄｃｎ＋であっ
て、これは各サイクルでゼロへカウントダウンする。
Ｄｃｎ−は ｄｃｎ＋の逆極性（１の補数）である。第
１の演算の初期カウンタ値（及び次に来るもの）はマル
チプレクサ５０の他の入力から来る。前記ｄｃ＋とｄｃ
−信号は現在の ｄｃｎ＋と ｄｃＮ−をカウントする
前にカウントを与える。これらはＮＡＮＤゲート５４に
より使用されてカウントの終わりを予想する。ライン５
８の起動信号はＮＡＮＤゲート５４が前記デクリメンタ
４８が起動時演算の誤った完了を報じるようにレジスタ
５６にロードすることを防止する。これは前記デクリメ
ンタが一定のサイクルを行うので必要となる。 【００２４】図６はマルチプレクサ６０とレジスタ６２
と図５のデクリメンタ４８のワンビットスライスのデク
リメンタ６４とを示す。キャリアビットＣＯ＋とＣＯ−
とは次のビットスライス段に与えられる。その入力と出
力とは図５の如く接続される。図７はＡＬＵ の図２の
ステートマシン回路３０の詳細を示す。デクリメンタ回
路６６は図５に示す如くである。これはステートマシン
７０の部分である組合わせ論理６８に接続する。ＤＯＮ
Ｅ信号がステートマシン７０の組合わせ論理６８と結合
するインバータ７４からライン７２に与えられる。ステ
ートマシン７０のレジスタから組合わせ論理６８へのラ
イン７６と７８とにフィードバックが与えられる。最後
に入力が組合わせ論理６８へのライン８２に与えられる
。この信号がオペレーションコードからデコードされて
、ＡＬＵ 論理を介しての２パスを必要とする整数対単
精度変換演算を指示する。 【００２５】前記オペレーションコードはフリップフロ
ップ８４に与えられ且つ入力はＮＡＮＤゲート８６に与
えられる。ライン８８の入力は倍精度演算が実行される
かどうかを示す。前記オペレーションコードのデコード
とステートマシンの詳細及び機能とは当業者には明白な
ことであろう。図８は乗算装置に使用するデクリメンタ
（タイマ）９０を示し、これはマルチプレクサ９４への
入力９２の単精度乗算待ち時間を受信する。また倍精度
待ち時間コードはマルチプレクサ９４への別の待ち時間
入力９６に与えられる。この入力の選択した１つは第２
マルチプレクサ９８に与えられ、前記乗算待ち時間コー
ドと前記乗算装置を使用する論理演算のライン１００の
論理待ち時間コードとでの選択をする。デクリメンタ９
０を介してのその後のパスは図５と同様の方法でマルチ
プレクサ１０２ を介して送り返される。しかし、ここ
では２つの別々の入力９２と９６とが割算演算又は倍精
度乗算演算との何れかの最終段に対する他のマルチプレ
クサ１０４ を介して与えられる。 【００２６】再び、図５と同様に出力レジスタ１０６
は００１ の値がＮＡＮＤゲート１０８ の入力に於け
る先行信号に現れるときに、計時される。これは別のＮ
ＡＮＤゲート１１０ を介して与えられ、このゲートは
ＮＡＮＤゲート１１２ から他の入力を受信する。ＮＡ
ＮＤゲート１１２ はその入力として起動信号と「乗算
器ステートマシンロード」信号とを有する。 ロード信号は前記デクリメンタが演算の中途 （即ち倍
精度乗算又は割算） で再ロードするときの複合演算に
対して起動せしめられる。ライン１１４ の出力信号は
論理演算装置の図７に示すものと同様の方法で乗算器ユ
ニットの組合わせ論理に与えられる。割算反復（図９）
に対して入力ピン１１６ はマルチプレクサ１１８ に
よりライン１２０ のクロック周波数か、あるいは１／
２ 回路１２２ 出力のクロック周波数の半分かの何れ
かを選択する。その結果のクロック信号ＤＣＬＫは割算
回路に与えられ割算反復を制御する。 【００２７】当業者には理解されるごとく、本発明はそ
の精神又は本質的特徴から逸脱することなく、他の特定
形式により具体化される。例えば同一のコードをある数
量のパイプ又はＡＬＵ ブロック及び単精度乗算に使用
されるブロックの如きセクションを制御するために使用
できる。従って本発明の好ましい実施例の開示を説明す
るのであるが、これは制限されるものではなく、特許請
求の範囲に述べる本発明の範囲を説明しようとするもの
である。
【図１】プロセッサ−コプロセッサシステムのブロック
図である。
図である。
【図２】本発明のプログラマブル待ち時間を使用するコ
プロセッサ部分のブロック図である。
プロセッサ部分のブロック図である。
【図３】割算演算の異なる部分の異なるクロックサイク
ル所要事項を示すブロック図である。
ル所要事項を示すブロック図である。
【図４】異なるクロック速度による割算演算のタイミン
グ線図である。
グ線図である。
【図５】図２のタイマ回路のブロック図である。
【図６】図５のタイマ論理部分の回路図である。
【図７】論理演算装置（ＡＬＵ） の図２に示す論理制
御部分のさらに詳細なブロック図である。
御部分のさらに詳細なブロック図である。
【図８】乗算器装置の図５に示す平衡回路のブロック図
である。
である。
【図９】分割クロック選択回路のブロック図である。
２６ タイマ
３０ ステートマシン
１２ 演算装置
Claims (12)
- 【請求項１】 与えられたオペランドにより算術演算
を行い、且つ外部クロックを使用するコプロセッサ又は
浮動小数点ユニットであって、起動信号を受信すると前
記オペランドにより算術演算を行う論理演算手段と、前
記起動信号後に前記クロックの所定数のサイクルの完了
信号を発生するカウンタ手段と、前記カウンタ手段と結
合されており、前記完了信号を発生するのに必要な前記
クロックの所定数サイクルを、前記起動信号及び完了信
号間の待ち時間が変更可能なように、変更するプログラ
マブル手段とを備えることを特徴とするコプロセッサ又
は浮動小数点ユニット。 - 【請求項２】 乗算器を含み、乗算器起動信号を受信
すると前記オペランドにより乗算演算を行う第２論理演
算手段と、前記乗算器起動信号後、前記クロックの所定
数のサイクルの乗算完了信号を発生する第２カウンタ手
段と前記第２カウンタ手段と結合されており、前記乗算
完了信号に必要な前記クロックのサイクル数を、前記乗
算器起動信号と前記乗算完了信号との間の待ち時間が前
記クロックのサイクル時間を変更するために、最小にな
し得るように、変更する第２プログラマブル手段とを備
える請求項１のコプロセッサ。 - 【請求項３】 さらに割算反復のための可変数のクロ
ックサイクルを選択する手段を備える請求項１のコプロ
セッサ。 - 【請求項４】 前記カウンタ手段は、前記プログラマ
ブル手段と結合されており、前記プログラマブル手段に
より設定される数値で起動するカウンタと、該カウンタ
の出力と結合されており、前記カウンタ出力が所定値に
等しいときは完成信号を発生する論理手段と前記論理手
段が前記所定値を受信した後、次のクロックサイクルで
前記完成信号を出力に於いて発生する論理手段の出力と
結合されている記憶手段とを備える請求項１のコプロセ
ッサ。 - 【請求項５】 前記プログラマブル手段とデクリメン
タとの間に結合されており、前記プログラマブル手段の
出力をデコードすると共に、零値が前記デクリメンタに
現れることを防ぐ第２論理手段を備える請求項４のコプ
ロセッサ。 - 【請求項６】 前記論理手段は、前記起動信号を受信
している間は前記完成信号を禁止する手段を含む請求項
４のコプロセッサ。 - 【請求項７】 前記プログラマブル手段は、前記コプ
ロセッサを含むチップの入力ボンディングパッドを備え
る請求項１のコプロセッサ。 - 【請求項８】 前記入力ボンディングパッドのうちの
いくつかは前記チップ上の抵抗器を介して電圧基準に結
合されている請求項７のコプロセッサ。 - 【請求項９】 前記入力ボンディングパッドはパッケ
ージのボンディングフィンガと接続されたボンディング
ワイヤを介して電圧基準に結合されている請求項７のコ
プロセッサ。 - 【請求項１０】 前記入力ボンディングパッドのいく
つかは入力ピンに結合されている請求項７のコプロセッ
サ。 - 【請求項１１】 与えられたオペランドにより算術演
算を行い且つ外部クロックを使用するコプロセッサであ
って、算術起動信号を受信すると前記オペランドにより
算術演算を行う第１論理演算手段と、前記算術起動信号
を受信した後、前記クロックの所定数サイクルで算術完
了信号を発生する第１カウンタ手段と、前記第１カウン
タ手段と結合されており、前記演算完了信号を発生する
のに必要な前記クロックのサイクル数を、前記算術起動
信号と算術完了信号との間の待ち時間を変更できるよう
に変更する第１プログラマブル手段と、乗算器を含み、
乗算器起動信号を受信すると前記オペランドによる乗算
演算を行う第２論理演算手段と、前記乗算器起動信号後
に前記クロックの所定数サイクルで乗算完了信号を発生
する第２カウンタ手段と、前記第２カウンタ手段と結合
されており、前記乗算完了信号を発生するに必要な前記
クロックのサイクル数を、前記乗算器起動信号と乗算完
了信号との間の待ち時間を変更できる如く変更する第２
プログラマブル手段と、割算反復のために可変数のサイ
クルを選択する第３プログラマブル手段とを備えること
を特徴とするコプロセッサ。 - 【請求項１２】 与えられたオペランドによる算術演
算を行い且つ外部クロックを使用するコプロセッサであ
って、算術起動信号を受信すると前記オペランドによる
算術演算を行う第１論理演算手段と、前記算術起動信号
後、前記クロックの所定数サイクルで算術完了信号を発
生する第１カウント手段と、該第１カウント手段は、起
動カウントを与える入力を有する第１カウンタと、該第
１カウンタの出力と結合されており、前記第１カウンタ
出力が第１の所定値に等しいときは完成信号を発生する
第１論理手段と、該第１論理手段が前記第１の所定値を
受信した後、次のクロックサイクルでその出力に於いて
前記完成信号を発生する前記第１論理手段の出力に結合
される第１レジスタとを含み、前記第１カウント手段の
入力と結合されており、前記算術完了信号を発生するの
に必要な前記クロックのサイクル数を、前記算術起動信
号と算術完了信号との間の待ち時間が前記クロックのサ
イクル時間を基礎として変更できる如く変更する第１プ
ログラマブル手段と、乗算器を含み、乗算器起動信号を
受信すると前記オペランドによる乗算演算を行う第２論
理演算手段と、前記乗算器起動信号後、前記クロックの
所定数サイクルで乗算完了信号を発生する第２カウント
手段と、該第２カウント手段は、起動カウントを与える
入力を有する第２カウンタと、該第２カウンタの出力と
結合されており、前記第２カウンタ出力が第２所定値に
等しいときは完成信号を発生する第２論理手段と、該第
２論理手段が前記第２所定値を受信した後、次のクロッ
クサイクルでその出力に於いて前記完成信号を発生する
前記第２論理手段の出力と結合される第２レジスタとを
含み、前記第２カウント手段と結合されており、前記乗
算完了信号を発生するのに必要な前記クロックのサイク
ル数を、前記乗算器起動信号と乗算完了信号との間の待
ち時間が変更できる如く変更する第２プログラマブル手
段と、割算反復のための可変サイクル数を選択する第３
プログラマブル手段と、を備えることを特徴とするコプ
ロセッサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/467,879 US5021985A (en) | 1990-01-19 | 1990-01-19 | Variable latency method and apparatus for floating-point coprocessor |
| US07/467879 | 1990-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04270414A true JPH04270414A (ja) | 1992-09-25 |
| JP3160631B2 JP3160631B2 (ja) | 2001-04-25 |
Family
ID=23857530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01849291A Expired - Lifetime JP3160631B2 (ja) | 1990-01-19 | 1991-01-17 | 浮動小数点コプロセッサ用可変待ち時間方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5021985A (ja) |
| JP (1) | JP3160631B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7024504B2 (en) | 2002-04-26 | 2006-04-04 | Seiko Epson Corporation | Data transfer control device, electronic equipment and data transfer control method |
| US7376820B2 (en) | 2000-03-16 | 2008-05-20 | Fujitsu Limited | Information processing unit, and exception processing method for specific application-purpose operation instruction |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003526B1 (ko) | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
| US5159566A (en) * | 1989-09-05 | 1992-10-27 | Cyrix Corporation | Method and apparatus for performing the square root function using a rectangular aspect ratio multiplier |
| US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
| IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| US5313621A (en) * | 1990-05-18 | 1994-05-17 | Zilog, Inc. | Programmable wait states generator for a microprocessor and computer system utilizing it |
| JP3018404B2 (ja) * | 1990-06-21 | 2000-03-13 | 日本電気株式会社 | マイクロプロセッサ |
| GB2252432B (en) * | 1991-02-01 | 1994-09-28 | Intel Corp | Method and apparatus for operating a computer bus using selectable clock frequencies |
| DE69226150T2 (de) * | 1991-11-05 | 1999-02-18 | Hsu Fu Chieh | Redundanzarchitektur für Schaltungsmodul |
| US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
| US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
| WO1994003901A1 (en) | 1992-08-10 | 1994-02-17 | Monolithic System Technology, Inc. | Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration |
| US6279116B1 (en) | 1992-10-02 | 2001-08-21 | Samsung Electronics Co., Ltd. | Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation |
| US5710912A (en) * | 1993-05-06 | 1998-01-20 | Hewlett-Packard Co. | Method and apparatus for enabling a computer system to adjust for latency assumptions |
| US5655113A (en) | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
| KR100212142B1 (ko) * | 1996-09-12 | 1999-08-02 | 윤종용 | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 |
| WO2015035336A1 (en) | 2013-09-06 | 2015-03-12 | Futurewei Technologies, Inc. | Method and apparatus for asynchronous processor pipeline and bypass passing |
| KR102688577B1 (ko) | 2016-09-19 | 2024-07-26 | 삼성전자주식회사 | 전자 장치, vliw 프로세서 및 그 제어 방법들 |
| US11954491B2 (en) | 2022-01-30 | 2024-04-09 | Simplex Micro, Inc. | Multi-threading microprocessor with a time counter for statically dispatching instructions |
| US12001848B2 (en) | 2022-01-30 | 2024-06-04 | Simplex Micro, Inc. | Microprocessor with time counter for statically dispatching instructions with phantom registers |
| US12443412B2 (en) | 2022-01-30 | 2025-10-14 | Simplex Micro, Inc. | Method and apparatus for a scalable microprocessor with time counter |
| US12190116B2 (en) | 2022-04-05 | 2025-01-07 | Simplex Micro, Inc. | Microprocessor with time count based instruction execution and replay |
| US12169716B2 (en) | 2022-04-20 | 2024-12-17 | Simplex Micro, Inc. | Microprocessor with a time counter for statically dispatching extended instructions |
| US12141580B2 (en) | 2022-04-20 | 2024-11-12 | Simplex Micro, Inc. | Microprocessor with non-cacheable memory load prediction |
| US12288065B2 (en) | 2022-04-29 | 2025-04-29 | Simplex Micro, Inc. | Microprocessor with odd and even register sets |
| US12106114B2 (en) | 2022-04-29 | 2024-10-01 | Simplex Micro, Inc. | Microprocessor with shared read and write buses and instruction issuance to multiple register sets in accordance with a time counter |
| US12112172B2 (en) * | 2022-06-01 | 2024-10-08 | Simplex Micro, Inc. | Vector coprocessor with time counter for statically dispatching instructions |
| US12147812B2 (en) | 2022-07-13 | 2024-11-19 | Simplex Micro, Inc. | Out-of-order execution of loop instructions in a microprocessor |
| US12541369B2 (en) | 2022-07-13 | 2026-02-03 | Simplex Micro, Inc. | Executing phantom loops in a microprocessor |
| US12282772B2 (en) | 2022-07-13 | 2025-04-22 | Simplex Micro, Inc. | Vector processor with vector data buffer |
| US12566609B2 (en) | 2023-03-14 | 2026-03-03 | Simplex Micro, Inc. | Microprocessor with apparatus and method for handling of instructions with long throughput |
| US12566610B2 (en) | 2023-03-14 | 2026-03-03 | Simplex Micro, Inc. | Microprocessor with apparatus and method for replaying load instructions |
| US12566613B2 (en) | 2023-11-13 | 2026-03-03 | Simplex Micro, Inc. | Microprocessor with speculative and in-order register sets |
| US12613698B2 (en) | 2024-03-19 | 2026-04-28 | Simplex Micro, Inc. | Apparatus and method for hiding vector load latency in a time-based vector coprocessor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612628A (en) * | 1983-02-14 | 1986-09-16 | Data General Corp. | Floating-point unit constructed of identical modules |
| US4901267A (en) * | 1988-03-14 | 1990-02-13 | Weitek Corporation | Floating point circuit with configurable number of multiplier cycles and variable divide cycle ratio |
-
1990
- 1990-01-19 US US07/467,879 patent/US5021985A/en not_active Expired - Lifetime
-
1991
- 1991-01-17 JP JP01849291A patent/JP3160631B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376820B2 (en) | 2000-03-16 | 2008-05-20 | Fujitsu Limited | Information processing unit, and exception processing method for specific application-purpose operation instruction |
| US7024504B2 (en) | 2002-04-26 | 2006-04-04 | Seiko Epson Corporation | Data transfer control device, electronic equipment and data transfer control method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5021985A (en) | 1991-06-04 |
| JP3160631B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04270414A (ja) | 浮動小数点コプロセッサ用可変待ち時間方法及び装置 | |
| KR100385156B1 (ko) | 배수클럭옵션을갖는마이크로프로세서에서의자기구성속도경로 | |
| US5095523A (en) | Signal processor including programmable logic unit formed of individually controllable output bit producing sections | |
| Singh et al. | High-throughput asynchronous pipelines for fine-grain dynamic datapaths | |
| US5268656A (en) | Programmable clock skew adjustment circuit | |
| US4748559A (en) | Apparatus for reducing power consumed by a static microprocessor | |
| US4532587A (en) | Single chip processor connected to an external memory chip | |
| JPS6029402B2 (ja) | クロツク制御信号発生装置 | |
| EP0238090A2 (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| JP2001124836A (ja) | イベント型半導体テストシステム | |
| JP3403759B2 (ja) | データ演算の結果を記憶レジスタに書き込む方法およびプロセッサ | |
| WO1982002783A1 (en) | Stored-program control machine | |
| US6014752A (en) | Method and apparatus for fully controllable integrated circuit internal clock | |
| JPH04215316A (ja) | 逐次有限状態マシン回路とそのような回路を具える集積回路 | |
| CN110750129B (zh) | 分频电路 | |
| JP2937326B2 (ja) | 論理回路のテスト容易化回路 | |
| KR100458024B1 (ko) | 분할 동기 인터페이스를 위한 조정가능 클럭을 갖는데이터 처리 시스템 | |
| US20150145580A1 (en) | Apparatus for controlling semiconductor chip characteristics | |
| Chakraborty et al. | Practical timing analysis of asynchronous circuits using time separation of events | |
| KR19990029006A (ko) | 확장 칩 선택 리셋 장치 및 방법 | |
| Suzuki et al. | Instruction rearrangement and path limitation for ALU cascading | |
| JPH0738155B2 (ja) | ディジタル乗算実行方法および装置 | |
| CN100373770C (zh) | 一种任意分频器及其实现方法 | |
| JPH0345039A (ja) | 半導体装置 | |
| WO2024218747A1 (en) | Non-binary circuits using alternating current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |