JPH04271608A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH04271608A JPH04271608A JP5798991A JP5798991A JPH04271608A JP H04271608 A JPH04271608 A JP H04271608A JP 5798991 A JP5798991 A JP 5798991A JP 5798991 A JP5798991 A JP 5798991A JP H04271608 A JPH04271608 A JP H04271608A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- variable gain
- npn
- differential amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001131 transforming effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電圧制御型の可変利得増
幅器に関し、特にＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒ
ｃｕｉｔ）化に好適の可変利得増幅器に関する。
幅器に関し、特にＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒ
ｃｕｉｔ）化に好適の可変利得増幅器に関する。
【０００２】
【従来の技術】従来の電圧制御型可変利得増幅器は、Ｐ
ＮＰトランジスタ及びＮＰＮトランジスタのＶＢＥ（ベ
ース・エミッタ電圧）−ＩＣ （コレクタ電流）特性を
利用して、可変利得増幅動作を得ている。
ＮＰトランジスタ及びＮＰＮトランジスタのＶＢＥ（ベ
ース・エミッタ電圧）−ＩＣ （コレクタ電流）特性を
利用して、可変利得増幅動作を得ている。
【０００３】図２は従来の電圧制御型可変利得増幅器を
示す回路図である。
示す回路図である。
【０００４】演算増幅器５４の非反転入力端には電圧源
５６から所定の電圧が供給される。この演算増幅器５４
の反転入力端と入力端子５１との間には、抵抗６９が介
装されている。また、この演算増幅器５４の出力は、Ｎ
ＰＮトランジスタ６１，６３の各コレクタ及び各ベース
に与えられる。
５６から所定の電圧が供給される。この演算増幅器５４
の反転入力端と入力端子５１との間には、抵抗６９が介
装されている。また、この演算増幅器５４の出力は、Ｎ
ＰＮトランジスタ６１，６３の各コレクタ及び各ベース
に与えられる。
【０００５】トランジスタ６１，６３のエミッタは夫々
ＰＮＰトランジスタ６２，６４のエミッタに接続されて
いる。このトランジスタ６２のコレクタは、ＮＰＮトラ
ンジスタ６５のコレクタに接続されていると共に、演算
増幅器５４の反転入力端に接続されている。また、この
トランジスタ６２のベースは、ＮＰＮトランジスタ６７
のベース及び制御端子５３に接続されている。一方、ト
ランジスタ６４のコレクタは、トランジスタ６７のコレ
クタに接続されていると共に、演算増幅器５５の反転入
力端に接続されている。また、このトランジスタ６４の
ベースはトランジスタ６５のベース及び電圧源５７に接
続されている。
ＰＮＰトランジスタ６２，６４のエミッタに接続されて
いる。このトランジスタ６２のコレクタは、ＮＰＮトラ
ンジスタ６５のコレクタに接続されていると共に、演算
増幅器５４の反転入力端に接続されている。また、この
トランジスタ６２のベースは、ＮＰＮトランジスタ６７
のベース及び制御端子５３に接続されている。一方、ト
ランジスタ６４のコレクタは、トランジスタ６７のコレ
クタに接続されていると共に、演算増幅器５５の反転入
力端に接続されている。また、このトランジスタ６４の
ベースはトランジスタ６５のベース及び電圧源５７に接
続されている。
【０００６】トランジスタ６５，６７のエミッタは夫々
ＰＮＰトランジスタ６６，６８のエミッタに接続されて
いる。このトランジスタ６６，６８のベース及びコレク
タは相互に接続されており、これらの相互接続点と接地
６０との間には電流源７１が介装されている。また、こ
の相互接続点と演算増幅器５４の出力端との間には電圧
源５９が介装されている。
ＰＮＰトランジスタ６６，６８のエミッタに接続されて
いる。このトランジスタ６６，６８のベース及びコレク
タは相互に接続されており、これらの相互接続点と接地
６０との間には電流源７１が介装されている。また、こ
の相互接続点と演算増幅器５４の出力端との間には電圧
源５９が介装されている。
【０００７】演算増幅器５５の非反転入力端と接地６０
との間には電圧源５８が介装されている。また、この演
算増幅器５５の出力端は出力端子５２に接続されている
。更に、この演算増幅器５５の出力端と反転入力端との
間には抵抗７０が介装されている。
との間には電圧源５８が介装されている。また、この演
算増幅器５５の出力端は出力端子５２に接続されている
。更に、この演算増幅器５５の出力端と反転入力端との
間には抵抗７０が介装されている。
【０００８】次に、このように構成された従来の可変利
得増幅器の動作について説明する。演算増幅器５４は、
トランジスタ６１乃至６８で構成される回路を介して帰
還がかけられる。入力端子５１から入力された信号はこ
の可変利得増幅器により増幅され、出力端子５２から出
力信号が出力される。この場合に、制御端子５３に与え
られる電圧によりその利得が決定される。
得増幅器の動作について説明する。演算増幅器５４は、
トランジスタ６１乃至６８で構成される回路を介して帰
還がかけられる。入力端子５１から入力された信号はこ
の可変利得増幅器により増幅され、出力端子５２から出
力信号が出力される。この場合に、制御端子５３に与え
られる電圧によりその利得が決定される。
【０００９】つまり、入力端子５１から入力信号＋Ｖｉ
ｎが入力された場合、この信号Ｖｉｎは抵抗６９によっ
て電流に変換され、トランジスタ６５へ流入する。この
流入電流ｉｉｎは、抵抗６９の抵抗値をＲとすると、下
記数式１により表される。
ｎが入力された場合、この信号Ｖｉｎは抵抗６９によっ
て電流に変換され、トランジスタ６５へ流入する。この
流入電流ｉｉｎは、抵抗６９の抵抗値をＲとすると、下
記数式１により表される。
【００１０】
【数１】ｉｉｎ＝Ｖｉｎ／Ｒ
一方、演算増幅器５５の出力端から抵抗７０を介してト
ランジスタ６７に流れ込む電流をｉｏｕｔ とし、抵抗
７０の抵抗値が抵抗６９の抵抗値Ｒと同一であるとする
と、出力端子５２に発生する電圧Ｖｏｕｔ と前記電流
ｉｏｕｔ との間には下記数式２で示す関係がある。
ランジスタ６７に流れ込む電流をｉｏｕｔ とし、抵抗
７０の抵抗値が抵抗６９の抵抗値Ｒと同一であるとする
と、出力端子５２に発生する電圧Ｖｏｕｔ と前記電流
ｉｏｕｔ との間には下記数式２で示す関係がある。
【００１１】
【数２】ｉｏｕｔ ＝Ｖｏｕｔ ／Ｒ
トランジスタ６４のコレクタ電流をＩ１ 、トランジス
タ６２のコレクタ電流をＩ２ 、電源５７の電圧と制御
端子５３に与えられる電圧との差電圧をΔＶとすると、
トランジスタ６１，６２，６３，６４の間には下記数式
３で示す関係がある。
タ６２のコレクタ電流をＩ２ 、電源５７の電圧と制御
端子５３に与えられる電圧との差電圧をΔＶとすると、
トランジスタ６１，６２，６３，６４の間には下記数式
３で示す関係がある。
【００１２】
【数３】
ΔＶ＝（ｋＴ／ｑ）・｛ｌｎ（Ｉ１ ／ＩＳＮ）＋ｌｎ
（Ｉ１ ／ＩＳＰ）｝ −（ｋＴ／ｑ）・｛
ｌｎ（Ｉ２ ／ＩＳＮ）＋ｌｎ（Ｉ２ ／ＩＳＰ）｝
＝（２ｋＴ／ｑ）・ｌｎ（Ｉ１ ／Ｉ２ ）但し
、ＩＳＮ，ＩＳＰは夫々ＮＰＮトランジスタ及びＰＮＰ
トランジスタの飽和電流であり、ｋ，Ｔ，ｑは夫々ボル
ツマン定数、絶対温度及び単位電荷である。
（Ｉ１ ／ＩＳＰ）｝ −（ｋＴ／ｑ）・｛
ｌｎ（Ｉ２ ／ＩＳＮ）＋ｌｎ（Ｉ２ ／ＩＳＰ）｝
＝（２ｋＴ／ｑ）・ｌｎ（Ｉ１ ／Ｉ２ ）但し
、ＩＳＮ，ＩＳＰは夫々ＮＰＮトランジスタ及びＰＮＰ
トランジスタの飽和電流であり、ｋ，Ｔ，ｑは夫々ボル
ツマン定数、絶対温度及び単位電荷である。
【００１３】この数式３を変形すると、下記数式４を得
ることができる。
ることができる。
【００１４】
【数４】（Ｉ１ ／Ｉ２ ）＝ｅｘｐ（ｑΔＶ／２ｋＴ
）ここで、ｎ＝ｅｘｐ（ｑΔＶ／２ｋＴ）とすると、下
記数式５が得られる。
）ここで、ｎ＝ｅｘｐ（ｑΔＶ／２ｋＴ）とすると、下
記数式５が得られる。
【００１５】
【数５】Ｉ１ ＝ｎＩ２
また、トランジスタ６５，６６，６７，６８の間には下
記数式６で示す関係がある。
記数式６で示す関係がある。
【００１６】
【数６】
ΔＶ＝（ｋＴ／ｑ）・［ｌｎ｛（Ｉ１ ＋ｉｏｕｔ ）
／ＩＳＮ｝ ＋ｌｎ｛（Ｉ１ ＋ｉｏｕｔ
）／ＩＳＰ｝］ −（ｋＴ／ｑ）・［ｌｎ｛
（Ｉ２ ＋ｉｉｎ）／ＩＳＮ｝ ＋ｌｎ｛（
Ｉ２ ＋ｉｉｎ）／ＩＳＰ｝］ ＝（２ｋＴ／ｑ
）・ｌｎ｛（Ｉ１ ＋ｉｏｕｔ ）／（Ｉ２ ＋ｉｉｎ
）｝この数式６から下記数式７が導き出される。
／ＩＳＮ｝ ＋ｌｎ｛（Ｉ１ ＋ｉｏｕｔ
）／ＩＳＰ｝］ −（ｋＴ／ｑ）・［ｌｎ｛
（Ｉ２ ＋ｉｉｎ）／ＩＳＮ｝ ＋ｌｎ｛（
Ｉ２ ＋ｉｉｎ）／ＩＳＰ｝］ ＝（２ｋＴ／ｑ
）・ｌｎ｛（Ｉ１ ＋ｉｏｕｔ ）／（Ｉ２ ＋ｉｉｎ
）｝この数式６から下記数式７が導き出される。
【００１７】
【数７】
（Ｉ１ ＋ｉｏｕｔ ）／（Ｉ２ ＋ｉｉｎ）＝ｅｘｐ
（ΔＶ・ｑ／２ｋＴ）＝ｎこの数式７を数式５に代入し
て変形すると、下記数式８が得られる。 ｎＩ２ ＋ｉｏｕｔ ＝ｎ（Ｉ２ ＋ｉｉｎ）この数式
７から下記数式８が成立する。
（ΔＶ・ｑ／２ｋＴ）＝ｎこの数式７を数式５に代入し
て変形すると、下記数式８が得られる。 ｎＩ２ ＋ｉｏｕｔ ＝ｎ（Ｉ２ ＋ｉｉｎ）この数式
７から下記数式８が成立する。
【００１８】
【数８】ｉｏｕｔ ＝ｉｉｎ・ｎ
数式１，２，８より、この回路の利得ＡＶ は下記数式
９で表される。
９で表される。
【００１９】
【数９】
ＡＶ ＝Ｖｏｕｔ ／Ｖｉｎ＝ｎ＝ｅｘｐ（ΔＶ・ｑ／
２ｋＴ）この数式９から明らかなように、この可変利得
増幅器の利得は、制御端子５３に与えられる電圧により
制御できる。
２ｋＴ）この数式９から明らかなように、この可変利得
増幅器の利得は、制御端子５３に与えられる電圧により
制御できる。
【００２０】なお、以上の説明においては入力信号が＋
側に振れた場合について説明したが、−側に振れた場合
についても、同様に制御端子５３の電圧により可変利得
増幅器の利得を制御することができる。
側に振れた場合について説明したが、−側に振れた場合
についても、同様に制御端子５３の電圧により可変利得
増幅器の利得を制御することができる。
【００２１】
【発明が解決しようとする課題】しかしながら、上述し
た従来の可変利得増幅器においてはトランジスタのＶＢ
Ｅの対数特性を利用しているため、横軸にＶＢＥをとり
、縦軸にＩＣ の自然対数をとってＶＢＥ−ＩＣ 特性
を示した場合に、このＶＢＥ−ＩＣ 特性の直線性が優
れていることが必要である。しかし、一般的に、集積回
路に設けられたＰＮＰトランジスタは、ＮＰＮトランジ
スタに比して前記特性の直線性が悪い。従って、良好な
増幅特性を有する可変利得増幅器を得るためには、ＰＮ
ＰトランジスタのサイズをＮＰＮトランジスタのサイズ
の数倍から数１０倍と大きくする必要があり、集積回路
の高集積化が阻害されてしまう。
た従来の可変利得増幅器においてはトランジスタのＶＢ
Ｅの対数特性を利用しているため、横軸にＶＢＥをとり
、縦軸にＩＣ の自然対数をとってＶＢＥ−ＩＣ 特性
を示した場合に、このＶＢＥ−ＩＣ 特性の直線性が優
れていることが必要である。しかし、一般的に、集積回
路に設けられたＰＮＰトランジスタは、ＮＰＮトランジ
スタに比して前記特性の直線性が悪い。従って、良好な
増幅特性を有する可変利得増幅器を得るためには、ＰＮ
ＰトランジスタのサイズをＮＰＮトランジスタのサイズ
の数倍から数１０倍と大きくする必要があり、集積回路
の高集積化が阻害されてしまう。
【００２２】本発明はかかる問題点に鑑みてなされたも
のであって、サイズが大きいＰＮＰトランジスタを必要
とせずに良好な増幅特性を得ることができて、従来に比
してより一層の高集積化が可能である可変利得増幅器を
提供することを目的とする。
のであって、サイズが大きいＰＮＰトランジスタを必要
とせずに良好な増幅特性を得ることができて、従来に比
してより一層の高集積化が可能である可変利得増幅器を
提供することを目的とする。
【００２３】
【課題を解決するための手段】本発明に係る可変利得増
幅器は、その一方の入力端に入力信号が与えられ他方の
入力端に所定の電圧が与えられる第１の差動増幅回路と
、この第１の差動増幅回路の出力が与えられる第２の差
動増幅回路と、この第２の差動増幅回路の出力が与えら
れるカレントミラー回路と、そのベースに前記所定の電
圧が与えられるＮＰＮ型の第１のトランジスタと、その
コレクタ及びベースが前記第１のトランジスタのエミッ
タに接続されたＮＰＮ型の第２のトランジスタと、この
第２のトランジスタのエミッタに所定の電流を供給する
電流源と、そのベースに与えられた制御信号に基づき前
記第２の差動増幅回路に流れる電流を制御するＮＰＮ型
の第３のトランジスタと、そのコレクタ及びベースが前
記第３のトランジスタのエミッタに接続されたＮＰＮ型
の第４のトランジスタと、その非反転入力端が前記第２
のトランジスタのエミッタに接続されその反転入力端及
び出力端が前記第４のトランジスタのエミッタに接続さ
れた演算増幅器とを有することを特徴とする。
幅器は、その一方の入力端に入力信号が与えられ他方の
入力端に所定の電圧が与えられる第１の差動増幅回路と
、この第１の差動増幅回路の出力が与えられる第２の差
動増幅回路と、この第２の差動増幅回路の出力が与えら
れるカレントミラー回路と、そのベースに前記所定の電
圧が与えられるＮＰＮ型の第１のトランジスタと、その
コレクタ及びベースが前記第１のトランジスタのエミッ
タに接続されたＮＰＮ型の第２のトランジスタと、この
第２のトランジスタのエミッタに所定の電流を供給する
電流源と、そのベースに与えられた制御信号に基づき前
記第２の差動増幅回路に流れる電流を制御するＮＰＮ型
の第３のトランジスタと、そのコレクタ及びベースが前
記第３のトランジスタのエミッタに接続されたＮＰＮ型
の第４のトランジスタと、その非反転入力端が前記第２
のトランジスタのエミッタに接続されその反転入力端及
び出力端が前記第４のトランジスタのエミッタに接続さ
れた演算増幅器とを有することを特徴とする。
【００２４】
【作用】本発明においては、第１及び第２の差動増幅回
路、カレントミラー回路、４個のＮＰＮトランジスタ及
び演算増幅器により可変利得増幅器が構成されている。 差動増幅回路は例えばＰＮＰトランジスタを使用せずに
ＮＰＮトランジスタで容易に構成することができる。従
って、本発明においてはＶＢＥ−ＩＣ 特性の直線性が
必要な部分をＰＮＰトランジスタを使用せずに構成する
ことができる。これにより、本発明に係る可変利得増幅
器は、サイズが大きいＰＮＰトランジスタが不要となり
、良好な増幅特性を維持しつつ、従来に比してより一層
の高集積化が可能になる。
路、カレントミラー回路、４個のＮＰＮトランジスタ及
び演算増幅器により可変利得増幅器が構成されている。 差動増幅回路は例えばＰＮＰトランジスタを使用せずに
ＮＰＮトランジスタで容易に構成することができる。従
って、本発明においてはＶＢＥ−ＩＣ 特性の直線性が
必要な部分をＰＮＰトランジスタを使用せずに構成する
ことができる。これにより、本発明に係る可変利得増幅
器は、サイズが大きいＰＮＰトランジスタが不要となり
、良好な増幅特性を維持しつつ、従来に比してより一層
の高集積化が可能になる。
【００２５】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００２６】図１は本発明の実施例に係る可変利得増幅
器を示す回路図である。
器を示す回路図である。
【００２７】ＮＰＮトランジスタ９，１０のエミッタ間
には抵抗２４が介装されており、このトランジスタ９，
１０及び抵抗２４により第１の差動増幅回路が構成され
ている。このトランジスタ９のベースは入力端子１に接
続されており、トランジスタ１０のベースには電圧源６
から所定の電圧が与えられる。また、トランジスタ９，
１０のコレクタには、負荷としてのダイオード２１，２
２，２３を介して、電圧源８から電流が供給される。更
に、トランジスタ９，１０の各エミッタと接地５との間
には、夫々電流源３４，３５が介装されている。
には抵抗２４が介装されており、このトランジスタ９，
１０及び抵抗２４により第１の差動増幅回路が構成され
ている。このトランジスタ９のベースは入力端子１に接
続されており、トランジスタ１０のベースには電圧源６
から所定の電圧が与えられる。また、トランジスタ９，
１０のコレクタには、負荷としてのダイオード２１，２
２，２３を介して、電圧源８から電流が供給される。更
に、トランジスタ９，１０の各エミッタと接地５との間
には、夫々電流源３４，３５が介装されている。
【００２８】また、ＮＰＮトランジスタ３２，３３は相
互にエミッタが接続されており、第２の差動増幅回路を
構成している。このトランジスタ３２，３３のベースは
夫々第１の差動増幅回路の２つの出力端（即ち、トラン
ジスタ１０，９の各コレクタ）に接続されている。
互にエミッタが接続されており、第２の差動増幅回路を
構成している。このトランジスタ３２，３３のベースは
夫々第１の差動増幅回路の２つの出力端（即ち、トラン
ジスタ１０，９の各コレクタ）に接続されている。
【００２９】更に、ＮＰＮトランジスタ１１のコレクタ
及びベースには、電圧源６から所定の電圧が与えられる
。このトランジスタ１１のエミッタはＮＰＮトランジス
タ１２のコレクタ及びベースに接続されている。このト
ランジスタ１２のエミッタは電流源３６及び演算増幅器
４の非反転入力端に接続されている。この演算増幅器４
の出力端及び反転入力端は相互に接続されている。また
、前記第２の差動増幅回路のトランジスタ３２，３３の
エミッタと演算増幅器４の出力端との間にはＮＰＮトラ
ンジスタ１３，１４が直列接続されている。このトラン
ジスタ１３のベースには制御端子３から制御信号が与え
られ、この制御信号により前記第２の差動増幅回路に流
れる電流が制御される。
及びベースには、電圧源６から所定の電圧が与えられる
。このトランジスタ１１のエミッタはＮＰＮトランジス
タ１２のコレクタ及びベースに接続されている。このト
ランジスタ１２のエミッタは電流源３６及び演算増幅器
４の非反転入力端に接続されている。この演算増幅器４
の出力端及び反転入力端は相互に接続されている。また
、前記第２の差動増幅回路のトランジスタ３２，３３の
エミッタと演算増幅器４の出力端との間にはＮＰＮトラ
ンジスタ１３，１４が直列接続されている。このトラン
ジスタ１３のベースには制御端子３から制御信号が与え
られ、この制御信号により前記第２の差動増幅回路に流
れる電流が制御される。
【００３０】更にまた、トランジスタ１５乃至２０及び
抵抗２５乃至３０はカレントミラー回路を構成している
。即ち、ＰＮＰトランジスタ１５，１８の各エミッタと
電圧源８との間には夫々抵抗２６，２５が介装されてお
り、このトランジスタ１５，１８のベースはいずれもト
ランジスタ１５のコレクタに接続されている。そして、
このトランジスタ１５のコレクタは、第２の差動増幅回
路のトランジスタ３３のコレクタに接続されている。ま
た、トランジスタ１８のコレクタは、ＮＰＮトランジス
タ１９のコレクタに接続されている。
抵抗２５乃至３０はカレントミラー回路を構成している
。即ち、ＰＮＰトランジスタ１５，１８の各エミッタと
電圧源８との間には夫々抵抗２６，２５が介装されてお
り、このトランジスタ１５，１８のベースはいずれもト
ランジスタ１５のコレクタに接続されている。そして、
このトランジスタ１５のコレクタは、第２の差動増幅回
路のトランジスタ３３のコレクタに接続されている。ま
た、トランジスタ１８のコレクタは、ＮＰＮトランジス
タ１９のコレクタに接続されている。
【００３１】これと同様に、ＰＮＰトランジスタ１６，
１７の各エミッタと電圧源８との間には夫々抵抗２７，
２８が介装されており、このトランジスタ１６，１７の
ベースはいずれもトランジスタ１６のコレクタに接続さ
れている。そして、このトランジスタ１６のコレクタは
第２の差動増幅回路のトランジスタ３２のコレクタに接
続されており、トランジスタ１７のコレクタはＮＰＮト
ランジスタ２０のコレクタに接続されている。
１７の各エミッタと電圧源８との間には夫々抵抗２７，
２８が介装されており、このトランジスタ１６，１７の
ベースはいずれもトランジスタ１６のコレクタに接続さ
れている。そして、このトランジスタ１６のコレクタは
第２の差動増幅回路のトランジスタ３２のコレクタに接
続されており、トランジスタ１７のコレクタはＮＰＮト
ランジスタ２０のコレクタに接続されている。
【００３２】トランジスタ１９，２０のベースは、いず
れもトランジスタ１９のコレクタに接続されている。ま
た、トランジスタ１９，２０の各エミッタと接地５との
間には、夫々抵抗２９，３０が介装されている。
れもトランジスタ１９のコレクタに接続されている。ま
た、トランジスタ１９，２０の各エミッタと接地５との
間には、夫々抵抗２９，３０が介装されている。
【００３３】このカレントミラー回路の出力であるトラ
ンジスタ１７，２０の接続点は、出力端子２に接続され
ている。この出力端子２と接地５との間には、抵抗３１
及び電圧源７が直列接続されている。
ンジスタ１７，２０の接続点は、出力端子２に接続され
ている。この出力端子２と接地５との間には、抵抗３１
及び電圧源７が直列接続されている。
【００３４】このように構成された本実施例の可変利得
増幅器において、入力端子１と出力端子２との間の電圧
利得ＡＶ は、下記数式１０で表される。
増幅器において、入力端子１と出力端子２との間の電圧
利得ＡＶ は、下記数式１０で表される。
【００３５】
【数１０】
ＡＶ ＝［１／｛Ｒ１ ＋（ｋＴ／２Ｉ０ ）｝］×２
×（ｋＴ／ｑＩ０ ） ×（ｉ０ ／４ｋＴ
）×２×Ｒ２ 但し、Ｒ１ ，Ｒ２ は夫々抵抗２４，
３１の抵抗値であり、Ｉ０ は電流源３４，３５の電流
値、ｉ０ はトランジスタ１３のコレクタ電流値である
。
×（ｋＴ／ｑＩ０ ） ×（ｉ０ ／４ｋＴ
）×２×Ｒ２ 但し、Ｒ１ ，Ｒ２ は夫々抵抗２４，
３１の抵抗値であり、Ｉ０ は電流源３４，３５の電流
値、ｉ０ はトランジスタ１３のコレクタ電流値である
。
【００３６】ここで、Ｒ１ ≫（ｋＴ／２Ｉ０ ）とす
ると、電圧利得ＡＶ は下記数式１１で表すことができ
る。
ると、電圧利得ＡＶ は下記数式１１で表すことができ
る。
【００３７】
【数１１】ＡＶ ＝（Ｒ２ ／Ｒ１ ）＋（ｉ０ ／Ｉ
０ ）一方、演算増幅器４の非反転入力端の電圧と出力
端の電圧とが等しいとすると、下記数式１２の関係が成
立する。
０ ）一方、演算増幅器４の非反転入力端の電圧と出力
端の電圧とが等しいとすると、下記数式１２の関係が成
立する。
【００３８】
【数１２】ΔＶ＝２（ｋＴ／ｑ）・ｌｎ（ｉ０ ／ＩＳ
）−２（ｋＴ／ｑ）・ｌｎ（Ｉ００／ＩＳ ）＝２（
ｋＴ／ｑ）・ｌｎ（ｉ０ ／Ｉ００）但し、Ｉ００は電
流源３６の電流値、ＩＳ はＮＰＮトランジスタの飽和
電流値である。
）−２（ｋＴ／ｑ）・ｌｎ（Ｉ００／ＩＳ ）＝２（
ｋＴ／ｑ）・ｌｎ（ｉ０ ／Ｉ００）但し、Ｉ００は電
流源３６の電流値、ＩＳ はＮＰＮトランジスタの飽和
電流値である。
【００３９】この数式１２を変形すると、下記数式１３
が得られる。
が得られる。
【００４０】
【数１３】ｉ０ ＝Ｉ００・ｅｘｐ（ｑΔＶ／２ｋＴ）
この数式１３を数式１１に代入すると、下記数式１４を
得ることができる。
この数式１３を数式１１に代入すると、下記数式１４を
得ることができる。
【００４１】
【数１４】
ＡＶ ＝（Ｒ２ ／Ｒ１ ）×（Ｉ００／Ｉ０ ）×ｅ
ｘｐ（ｑΔＶ／２ｋＴ）ここで、Ｒ１ ＝Ｒ２ 及びＩ
００＝Ｉ０ となるように、抵抗２４，３１の各抵抗値
及び電流源３４，３５，３６の各電流値を設定すると、
数式１４は下記数式１５に示すように表される。
ｘｐ（ｑΔＶ／２ｋＴ）ここで、Ｒ１ ＝Ｒ２ 及びＩ
００＝Ｉ０ となるように、抵抗２４，３１の各抵抗値
及び電流源３４，３５，３６の各電流値を設定すると、
数式１４は下記数式１５に示すように表される。
【００４２】
【数１５】ＡＶ ＝ｅｘｐ（ｑΔＶ／２ｋＴ）この数式
１５は、従来例において説明した数式９と同一のもので
ある。これにより、本実施例回路は従来と同様に動作す
ることがわかる。この場合に、本実施例においてはカレ
ントミラー回路の一部を除いてＮＰＮトランジスタで構
成されており、ＶＢＥ−ＩＣ 特性の直線性が必要な部
分にはＰＮＰトランジスタが使用されていない。従って
、本実施例に係る可変利得増幅器は、サイズが大きいＰ
ＮＰトランジスタを必要としないため、従来に比してよ
り一層の高集積化が可能である。
１５は、従来例において説明した数式９と同一のもので
ある。これにより、本実施例回路は従来と同様に動作す
ることがわかる。この場合に、本実施例においてはカレ
ントミラー回路の一部を除いてＮＰＮトランジスタで構
成されており、ＶＢＥ−ＩＣ 特性の直線性が必要な部
分にはＰＮＰトランジスタが使用されていない。従って
、本実施例に係る可変利得増幅器は、サイズが大きいＰ
ＮＰトランジスタを必要としないため、従来に比してよ
り一層の高集積化が可能である。
【００４３】
【発明の効果】以上説明したように本発明によれば、Ｖ
ＢＥ−ＩＣ 特性の直線性が必要な部分にＰＮＰトラン
ジスタを必要としないから、ＩＣ化した場合のチップ面
積を従来に比して著しく縮小することができる。従って
、本発明に係る可変利得増幅器は、従来に比してより一
層の高集積化が可能である。
ＢＥ−ＩＣ 特性の直線性が必要な部分にＰＮＰトラン
ジスタを必要としないから、ＩＣ化した場合のチップ面
積を従来に比して著しく縮小することができる。従って
、本発明に係る可変利得増幅器は、従来に比してより一
層の高集積化が可能である。
【図１】本発明の実施例に係る可変利得増幅器を示す回
路図である。
路図である。
【図２】従来の電圧制御型可変利得増幅器を示す回路図
である。
である。
１；入力端子
２；出力端子
３；制御端子
４，５４，５５；演算増幅器
６，７，８，５６，５７，５８；電圧源３４，３５，３
６，７１；電流源
６，７１；電流源
Claims (2)
- 【請求項１】 その一方の入力端に入力信号が与えら
れ他方の入力端に所定の電圧が与えられる第１の差動増
幅回路と、この第１の差動増幅回路の出力が与えられる
第２の差動増幅回路と、この第２の差動増幅回路の出力
が与えられるカレントミラー回路と、そのベースに前記
所定の電圧が与えられるＮＰＮ型の第１のトランジスタ
と、そのコレクタ及びベースが前記第１のトランジスタ
のエミッタに接続されたＮＰＮ型の第２のトランジスタ
と、この第２のトランジスタのエミッタに所定の電流を
供給する電流源と、そのベースに与えられた制御信号に
基づき前記第２の差動増幅回路に流れる電流を制御する
ＮＰＮ型の第３のトランジスタと、そのコレクタ及びベ
ースが前記第３のトランジスタのエミッタに接続された
ＮＰＮ型の第４のトランジスタと、その非反転入力端が
前記第２のトランジスタのエミッタに接続されその反転
入力端及び出力端が前記第４のトランジスタのエミッタ
に接続された演算増幅器とを有することを特徴とする可
変利得増幅器。 - 【請求項２】 前記第１及び第２の差動増幅回路はい
ずれもＮＰＮ型トランジスタにより構成されていること
を特徴とする請求項１に記載の可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5798991A JPH04271608A (ja) | 1991-02-27 | 1991-02-27 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5798991A JPH04271608A (ja) | 1991-02-27 | 1991-02-27 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04271608A true JPH04271608A (ja) | 1992-09-28 |
Family
ID=13071423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5798991A Pending JPH04271608A (ja) | 1991-02-27 | 1991-02-27 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04271608A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62173811A (ja) * | 1986-01-27 | 1987-07-30 | Sony Corp | 利得制御回路 |
| JPS62221209A (ja) * | 1986-03-24 | 1987-09-29 | Mitsubishi Electric Corp | ゲインコントロ−ルアンプ |
| JPH01317009A (ja) * | 1988-06-17 | 1989-12-21 | Toshiba Corp | 可変利得制御回路 |
-
1991
- 1991-02-27 JP JP5798991A patent/JPH04271608A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62173811A (ja) * | 1986-01-27 | 1987-07-30 | Sony Corp | 利得制御回路 |
| JPS62221209A (ja) * | 1986-03-24 | 1987-09-29 | Mitsubishi Electric Corp | ゲインコントロ−ルアンプ |
| JPH01317009A (ja) * | 1988-06-17 | 1989-12-21 | Toshiba Corp | 可変利得制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPS6222283B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| JPS6269308A (ja) | 基準電圧発生回路装置 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JPH01317011A (ja) | 利得制御増幅器 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6154286B2 (ja) | ||
| JPH03110907A (ja) | Ａｍ検波回路 | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| JPH0730336A (ja) | コンバータ | |
| JP2614272B2 (ja) | フィルター回路 | |
| JP2836339B2 (ja) | 定電圧発生回路 | |
| JPS6117622Y2 (ja) | ||
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPS645369Y2 (ja) | ||
| JPH07135438A (ja) | 対数変換回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS6221059Y2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JPH066612Y2 (ja) | 可変利得回路 |