JPH01317009A - 可変利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、音声信号等を増幅する集積回路として有効
な可変利得制御回路に関する。

（従来の技術） 可変利得制御回路として第６図に示すような回路がある
。図において１は差動回路であり、信号ｔｉ、２からの
入力信号は、差動増幅器Ａ１の一方の入力端に供給され
る。差動増幅器Ａ１の出力はトランジスタＱｌのベース
に供給される。トランジスタＱ２及び差動増幅器Ａ２は
、トランジスタＱ１及び差動増幅器Ａ１の回路と対称的
に構成される。差動増幅器Ａ２の一方の入力端は接地さ
れている。トランジスタＱｌのエミッタと差動増幅器Ａ
１の他方の入力は、抵抗Ｒ１を介して第１の電流源３に
接続される。またトランジスタＱ２のエミッタと差動増
幅器Ａ２の他方の入力端は抵抗Ｒ２を介して第１の電流
源３に接続される。第１の電流源３は、トランジスタＱ
１４と抵抗Ｒ１１により構成される。

上記差動回路１から得られる差動出力は、第１のトラン
ジスタ対４を構成するトランジスタＱ３゜Ｑ４のエミッ
タにそれぞれ供給される。トランジスタＱ３　、Ｑ４の
共通ベースには所定のバイアス電圧Ｖｌが供給され、ま
たコレクタは共通の正電源ライン５に接続されている。

上記の差動回路１と第１のトランジスタ対４は、対数圧
縮動作を得る。トランジスタＱ３　、Ｑ４に信号電流を
入力すると、トランジスタのＰＮ接合により対数圧縮さ
れた電圧をトランジスタＱ３、Ｑ４のエミッタに得るこ
とができる。

トランジスタＱ３　、Ｑ４のエミッタ出力は、第２のト
ランジスタ対６を構成するトランジスタＱ５　、ＱＢの
ベースに供給される。このトランジスタＱ５、ＱＢの共
通エミッタは、第２の電流源７を介して負電源ライン８
に接続されている。

第２の電流源７はトランジスタ０１３と抵抗ＲＩＧによ
り構成される。

第２のトランジスタ対６は、第１のトランジスタ、対４
からの入力電圧を、指数伸長した電流に変換する。この
様に変換されてトランジスタＱ５、Ｑ６のコレクタから
出力された電流は、出力回路９を介して出力端子１０に
電圧変換されて導出される。

出力回路９は、トランジスタＱ５のコレクタがコレクタ
及びベースに接続されるトランジスタＱ７と、トランジ
スタＱ６のコレクタがコレクタ及びベースに接続される
トランジスタＱ８と、各トランジスタＱ、７．ＱＢのエ
ミッタを電源ライン５に接続した抵抗Ｒ９、Ｒ８と、ト
ランジスタＱ７　、ＱＢの各ベースにベースが接続され
、各エミッタは抵抗Ｒｅ　、Ｒ７を介して電源ライン５
に接続されたトランジスタＱ９、ＱＬＯを有する。トラ
ンジスタＱＩＯのコレクタは、トランジスタＱｌｌのコ
レクタ及びベース、トランジスタＱ１２のベースに接続
されている。これによりトランジスタＱＩＯのコレクタ
電流は、カレントミラー動作によりトランジスタＱ１２
のコレクタに出力される。トランジスタＱｌｌ及びＱ１
２のエミッタはそれぞれ抵抗Ｒ４、Ｒ５を介して負電源
ライン８に接続されている。

ここで、トランジスタＱ１２のコレクタとトランジスタ
Ｑ９のコレクタとは共通に出力端子１ｏに接続される。

出力端子１０は抵抗Ｒ３を介して接地されて電流を電圧
に変換している。

上記出力回路は、シングルエンドプッシュプル回路とし
て動作する。

上記対数圧縮回路１００の第１のトランジスタ対４と、
第２のトランジスタ対６による信号圧縮。

伸長の過程において、トランジスタＱ１３、Ｑ１４のコ
レクタ電流比を制御すれば、各トランジスタ対のエミッ
タインピーダンスの比が可変され利得を制御できる。

ここで、第１と第２の電流源３．７の電流比は、制御回
路１１により制御される。制御回路１１は、第３の電流
源１２からの電流を分流するもので、その分流した電流
を第１．第２の電流源３．７の制御信号としている。す
なわち、第３の電流源１２は、トランジスタＱ１９のコ
レクタ及びベース、トランジスタＱ２０のベースに接続
される。トランジスタＱ１９．０２Ｇのエミッタはそれ
ぞれ抵抗Ｒ１４、Ｒ１５を介して電源ライン５に接続さ
れ、カレントミラー回路を構成しており、トランジスタ
Ｑ２０のコレクタはトランジスタＱ１７、Ｑ１８の共通
エミ・ツタに接続される。トランジスタＱ１７．０１８
のベース間には制御電圧Ｖｅが供給されこの制御電圧Ｖ
ｅを可変することにより、各トランジスタＱ　１７゜Ｑ
１８のコレクタ電流比が可変される。

トランジスタＱ１７のコレクタはトランジスタＱ１Ｂの
コレクタ及びベエースに接続され、エミ・ツタは抵抗Ｒ
１３を介して負電源ライン８に接続される。トランジス
タＱＬ８のコレクタはトランジスタＱ１５のコレクタ及
びベースに接続され、エミ・ツタは抵抗Ｒ１２を介して
負電源ライン８に接続される。

そしてトランジスタＱｌＢのベース及びトランジスタＱ
１５のベースがそれぞれトランジスタＱ１３、Ｑ１４の
ベースに接続されている。

以上説明した可変利得制御回路の利得Ｇは数式で表わす
と、以下のようになる。

ここで、Ｒ１−Ｒ３は抵抗Ｒ１−Ｒ３の抵抗値を示し、
Ｉ　ｃ１３　、Ｉ　ｃ１４は、トランジスタＱ　１３゜
Ｑ１４のコレクタ電流値である。

（発明が解決しようとする課題） しかし、雑音特性とダイナミックレンジの両方を考える
と、上記の可変利得制御回路の特性には理論的限界があ
る。この回路のＳ／Ｎは、トランジスタＱ３　、Ｑ４の
信号電流とバイアス電流の比（仮にＲｓｂとおく）で決
まる。またダイナミックレンジも同様に信号電流とバイ
アス電流で決まる。トランジスタＱ３゜Ｑ４の対におい
ては、信号電流は、バイアス電流を越えることはできな
い。

このためダイナミックレンジを大きくすると、バイアス
電流を増加しなくてはならず、微小信号時のＳ／Ｎが低
下し、逆に微小信号時のＳ／Ｎを大きくすると、ダイナ
ミックレンジが制限されると言う問題が生じる。

そこでこの発明は、微小信号時のＳ／Ｎを大きくでき、
かつダイナミックレンジも大きい可変利得制御回路を提
供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、第１のトランジスタ対を有し入力信号を対
数圧縮して出力する対数圧縮回路と、この対数圧縮回路
に電流を流す“第１の電流源と、前記対数圧縮回路から
の差動出力が供給される第２のトランジスタ対と、この
第２のトランジスタ対に電流を流す第２の電流源と、第
３の電流源からの電流を利得制御信号に応じた比率で分
割してその分割電流で前記第１と第２の電流源の電流を
制御する制御回路とを具備し、第２のトランジスタ対の
コレクタ出力が、前記第１．第２の電流源の電流比が可
変されることにより利得制御される可変利得制御回路に
おいて、 前記対数圧縮回路の信号電流を全波整流し、その出力電
流を前記制御回路のバイアス電流として帰還する手段と
を設けたものである。

（作用） 上記の手段により、信号電流の大きさに応じてバイアス
電流をダイナミックに制御できる。つまり信号が大きい
ときは、バイアス電流が増加してダイナミックレンジを
拡大し、信号が小さいときはバイアス電流が小さくなっ
てＳ／Ｎを良い状態で保つことができる。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。第６図に示した従
来の回路と同一部分には、第６図と同じ符号を付してい
る。従って、この説明では従来の回路と異なる部分を中
心に説明する。

この実施例では、トランジスタＱ３のコレクタは、トラ
ンジスタＱ２３のコレクタ及びベースに接続され、トラ
ンジスタＱ４のコレクタはトランジスタＱ２４のコレク
タ及びベースに接続されている。

トランジスタＱ２３及びＱ２４のエミッタはそれぞれ抵
抗Ｒ１Ｂ及びＲ１７を介して正電源ライン５に接続され
る。トランジスタＱ２３とトランジスタＱ２１はカレン
トミラー接続の関係にあり、またトランジスタＱ２４と
０２２もカレントミラー接続の関係にある。そしてトラ
ンジスタＱ２１．　Ｑ２２は並列に接続され、各々の共
通エミッタはトランジスタＱ２０のエミッタへ、また共
通コレクタはトランジスタＱ２０のコレクタへ接続され
ている。トランジスタＱ２３、Ｑ２４のコレクタには、
信号電流の差動出力が得られ、トランジスタＱ２１ＳＱ
２２は相互の出力を加算しているので、信号電流を全波
整流して制御回路１１に流れるバイアス電流に帰還する
ことになる。

更に動作を説明する。無信号時は、トランジスタＱ３と
Ｑ４のコレクタ電流は等しいので、トランジスタＱ２３
とＱ２４にも等しく電流が流れる。トランジスタＱ２１
とＱ２２とは全波整流回路を構成しているので、無信号
時のバイアス電流が最も小さくなる。次に入力信号が供
給されると、トランジスタＱ３．Ｑ４には差動出力が得
られるが、この出力はトランジスタ０２１％Ｑ２２で余
波整流されてもともとのバイアス電流に加算される。こ
の加算されたバイアス電流は、結果的にトランジスタＱ
３　、Ｑ４の動作電流を増大させることになる。

このように、バイアス電流の正帰還を利用すれば、信号
電流によってバイアス電流を制御できる。

正帰還の帰還量は、抵抗Ｒ１Ｂ、Ｒ１７、Ｒ１５の抵抗
比と、トランジスタＱ１７、Ｑ１８の電流分割比で決ま
る。帰還量の選定は、雑音特性と歪み特性に基づいて決
めなければならないが、無信号時の動作電流は、第３の
電流源１２で決定し、大信号の動作電流は、信号の大き
さに比例するよう帰還量を設定することも可能である。

しかし、利得制御により、正帰還の量も変化するので、
電子ボリウムのように非常に大きい可変利得範囲を要求
される回路には向かない。可変利得範囲の小さい可変利
得回路（例えば、可変利得回路の最も重要な用途のひと
つにパイカッド形式のＩＣフィルタがあるが、ここでは
可変利得回路の雑音歪み率特性やダイナミックレンジは
重要だが、ＩＣフィルタの時定数を調整することが目的
であるの可変利得範囲は狭くてよい。）に適していると
いえる。

可変利得制御回路の入力レベル対雑音歪み率特性の例を
、第４図（ａ）に示す。小信号時の雑音歪み率の劣化は
雑音が主な原因である。大信号時の雑音歪み率の劣化は
、回路の非線形性による歪みが主な原因である。雑音歪
み率は図のようにある信号レベルで最良値を示す。この
最良値は、バイアス電流の大きさによってその位置と値
が異なる。その様子を第４図（ｂ）と（Ｃ）に示す。バ
イアス電流を減らすと同図（ｂ）のように小信号時の特
性が改善され、バイアス電流を増やすと同図（ｃ）のよ
うに大信号時の特性が改善される。

第６図の従来回路は、回路だけを見ると信号がクリップ
するまでは歪みが生じないように見えるが、実際には素
子の非理想要素によってやはり第４図（ａ）のような特
性を示す。

本実施例の回路は、信号レベルに応じてバイアス電流を
操作し、雑音歪み率は常に良い値を示すようにしている
。

例えば、トランジスタＱ１７とＱ１８のコレクタ電流値
をそれぞれＩ　ｃ１７　、Ｉ　ｃｌＢとし、抵抗Ｒ１Ｂ
とＲ１５の抵抗値をそれぞれＲ１８Ｖ　、　Ｒ１５Ｖと
置くと、の値を１より大きくすると、従来に比べ、充分
大きいダイナミックレンジが得られる。１より小さいと
きも効果はあるが、値が小さいほどその効果も小さくな
る。

本実施例（第１図）と従来の回路（第６図）の回路の特
性の比較を第３図に示す。但し、抵抗Ｒ１、Ｒ２、Ｒ３
の値はＩＯＫΩ、抵抗Ｒ１８とＲ１７の値は６にΩ、抵
抗ＲＬ４、Ｒ１５、ＲＩＯｌＲｌｌ、Ｒ１２、Ｒ１３の
値は２にΩ、Ｒ４、Ｒ５’、Ｒ６、Ｒ７の値は、４にΩ
である。また電流源１２の電流値は１００マイクロアン
ペアである。さらに利得制御電圧Ｖｅは零ボルトにし、
利得はいずれもＯｄＢにした。更に素子の非理想性は考
慮していない。この条件では、無信号時のバイアス電流
は全波整流回路を経て帰還される分だけ、僅かに第１図
の回路の方が大きい。

次に、第１図と第６図の回路に２Ｖｐｐの正弦波信号を
入力した時の出力波形が第３図の波形であり、実線が第
１図の回路、破線が第６図の回路によるものである。回
路定数や条件が全く同じであるにも係わらず、出力波形
は全く違う。本発明の回路によるとほとんど歪み無く信
号を伝えるが、従来回路はその１／２で完全にクリップ
してしまう。

この結果をフーリエ解析し、第９次高調波まで考慮して
ＴＨＤを求めると、本発明の回路のＴＨＤは約０．１％
であり、従来の回路のＴＨＤは約２３％である。一方、
雑音の大きさはほとんど同じである。

雑音解析結果は次の通りである。

第１図の回路 総合出力雑音電圧 −７，３８８Ｄ−０８Ｖ／ＲＴ　Ｈ２ 利得　Ｖ（２）／Ｖｌｎ −［９２９Ｄ−ｏｔ 入力換算雑音電圧 −７，４４１Ｄ−０８／ＲＴ　Ｈ２ 第６図の従来回路 総合出力雑音電圧 −７，３８６Ｄ−０８Ｖ／ＲＴ　Ｈ２ 利得　Ｖ（２）／Ｖｌｎ −９，９２９Ｄ−０１ 人力換算雑音電圧 ＝　７．４１９Ｄ−０８ｖ／ＲＴ　Ｈ２先に述べたよう
に、本発明の回路の方が住かにバイアス電流が大きいた
めに、雑音も僅かに大きい。その差は、０．０２８ｄＢ
であり、実際に使用するときには全く差ないのと同じで
ある。

第２図はこの発明の他の実施例である。第１図と同じ機
能の部分には第１図と同じ符号を付している。第１図の
回路と比べると、対数圧縮回路１００の内部構成が異な
る。この実施例では、差動回路１と第１のトランジスタ
対４の配置が入替わっている。この回路によると、トラ
ンジスタＱ５、Ｑ［ｉのベース電位を低くすることがで
きるので、出力回路９において出力をあえてカレントミ
ラー回路に通して折返す必要が無い利点がある。

この図では、第１図の回路と似せるためにトランジスタ
Ｑ９〜Ｑ１２を示しているが、これらを省略し、構成素
子を少なくしたた出力回路とすることもできる。また第
２図の回路によると、第１図の回路で要したバイアス電
源ｖ１も不要である。このように、第１図の回路に比べ
て第２図の回路は構成が簡単になる利点がある。

第５図は更に他の実施例である。この回路は、第１図の
回路に比べて平滑キャパシタＣａＬＣａ２がトランジス
タＱ２１とＱ２２の各ベースと電源ライン５間に接続さ
れ、全波整流出力を安定化している。他の部分は、第１
図の回路と同じであり第１図と同じ符号を付して説明は
省略する。回路の動作電流が頻繁に変動した場合、回路
素子にミスマツチングがあると、これがオフセットにな
ってバイアス電流に影響を与える恐れがある。そして電
流制御により生じた信号が漏れて他の回路にも影響を与
える可能性がある。この影響を防止するには、制御動作
を緩やかにすればよく、このために上記平滑キャパシタ
Ｃａ１ＳＣａ２を設けるものである。この例は、自動利
得制御（ＡＧＣ）回路に似ているように見えるが、この
発明では利得を変えるのではなくバイアス電流を変化さ
せて歪み量を制御しているのでＡＧＣ動作とは全く異な
る。

［発明の効果］ 以上説明したように、この発明は広い入力信号範囲にわ
たり雑音歪み率特性が良好な回路を得る。また、本発明
の回路の小信号入力時の雑音特性を従来並にすると、従
来の可変利得制御回路よりもはるかに広いダイナミック
レンジが得られる。

逆に、ダイナミックレンジを従来並にすると、雑音特性
は従来回路よりもはるかに良好となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図はこの発明の
回路と従来の回路との特性比較説明図、第４図はバイア
ス電流と雑音歪み率の関係を説明するために示した特性
図、第５図はこの発明の更に他の実施例を示す回路図、
第６図は従来の可変利得制御回路を示す図である。 １・・・差動回路、２・・・信号源、３・・・代１の電
流源、４・・・第１のトランジスタ対、６・・・第２の
トランジスタ対、７・・・第２の電流源、９・・・出力
回路、１１・・・制御回路、１２・・・第３の電流源、
１００・・・対数圧縮回路。 出願人代理人　　弁理士　鈴江武彦 第３図

Claims (2)

【特許請求の範囲】
1. （１）入力端子に入力された信号を差動電流に変換する
   差動回路及びこの差動回路の出力が各トランジスタに供
   給される第１のトランジスタ対とで成り、このトランジ
   スタ対のＰＮ接合部の作用により該差動回路から入力さ
   れる信号を対数圧縮した差動出力を得る対数圧縮回路と
   、 前記第１のトランジスタ対または前記差動回路に接続さ
   れ、前記対数圧縮回路に電流を流す第１の電流源と、 前記対数圧縮回路からの差動出力がそれぞれベースに供
   給される第３、第４のトランジスタを有し、この第３、
   第４のトランジスタのエミッタを共通接続してなる第２
   のトランジスタ対と、この第２のトランジスタ対の共通
   エミッタに接続された第２の電流源と、 第３の電流源からの電流を利得制御信号に応じた比率で
   分割してその分割電流で前記第１と第２の定電流源の電
   流を制御する制御回路とを具備し、前記第２のトランジ
   スタ対のコレクタ出力が、前記第１、第２の定電流源の
   電流比が可変されることにより利得制御される可変利得
   制御回路において、 前記第１のトランジスタ対のコレクタ電流を全波整流す
   る全波整流手段と、この全波整流手段の出力電流を前記
   制御回路のバイアス電流として帰還する手段とを具備し
   たことを特徴とする可変利得制御回路。
2. （２）全波整流手段は、前記第１のトランジスタ対を構
   成する第１と第２のトランジスタの各コレクタ電流をそ
   れぞれ取出すカレントミラー回路と、このカレントミラ
   ー回路の出力を合成して前記制御回路の電流経路に供給
   する手段とを具備したことを特徴とする請求項第１項記
   載の可変利得制御回路。