JPH04271629A - マルチフレーム変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、多重変換回路の、特
にマルチフレーム（以下、ＭＦという）変換方法に関す
るものである。

【０００２】

【従来の技術】図３は従来のＭＦ変換方法によりｎＭＦ
構成の信号をｍＭＦ構成の信号に変換する変換回路の構
成を示すブロック図であり、図において、１は入力され
るｎＭＦ構成の信号１０１（図４）の該当フレームを選
択して取込むための第１のセレクタ、２は前記第１のセ
レクタ１により取込まれた信号を遅延させるシフトレジ
スタであり、これらは入力されるｎＭＦ構成の信号１０
１の各フレームごとに設けられ、この第１のセレクタ１
及びシフトレジスタ２により、それぞれフレーム単位に
必要なだけ引伸ばして信号Ａ２　，…　　Ａｎ　（図５
）を出力する引伸ばし手段Ａを構成している。

【０００３】３は前記引伸ばし手段Ａから出力される信
号Ａ２　，…，Ａｎ　をｍＭＦ構成になるように順次選
択し、信号Ｂ（図６）を出力する第２のセレクタ、４は
前記第２のセレクタ３から出力される信号Ｂを格納する
バッファ記憶として、書込みと読出しを独立して行うエ
ラスティックストア、５は前記エラスティックストア４
への信号Ｂの書込み動作を制御するための書込みパルス
生成部、６は前記エラスティックストア４に書込まれた
信号を読出し、ｍＭＦ構成の出力信号１０２（図７）を
出力するための読出しパルス生成部である。

【０００４】次に動作について説明する。通信データの
多重変換を行う場合、該通信データの伝送効率を上げる
ため、例えば制御信号や監視信号等はビットレートを下
げて伝送する必要がある。

【０００５】伝送速度を変えずにｎＭＦ構成の信号をｍ
ＭＦ構成（ｎ＜ｍ）の信号に変換する場合、図４に示す
ようなｎＭＦ構成の入力信号１０１は各フレームごとに
それぞれｉ個の引伸ばし手段Ａに入力され、必要なだけ
フレーム単位での引伸ばしが行われ、図５に示すような
信号Ａ２　，…，Ａｎ　が出力される。そして、第２の
セレクタ３では図６に示すようなｍＭＦ構成になるよう
に、前記信号Ａ２　…，Ａｎ　を出力するｉ本の信号線
を順次選択していき、この変換後のデータは各フレーム
の先頭から並ぶように書込みパルス生成部５が出力する
書込みパルスに従って、エラスティックストア４に格納
される。 そして、読出しパルス生成部６が出力する読出しパルス
に従って、該エラスティックストア４に格納されている
データを読出し（図６中の枠内のデータ）、図７に示す
ようなｍＭＦ構成の出力信号１０２を得る。

【０００６】

【発明が解決しようとする課題】従来のマルチフレーム
変換方法は以上のように構成されているので、データ圧
縮率が大きくなり該ＭＦ構成が複雑なほど回路規模が大
きくなり、消費電力も大きくなるなどの課題があった。 なお、類似する先行技術として特開昭６０−２３３９５
１号公報等がある。

【０００７】この発明は上記のような課題を解決するた
めになされたもので、ＭＦ変換を行う変換回路の規模及
び消費電力を削減するとともに、フレーム単位あるいは
加入者単位の異常処理（前状態保持）をも容易にするマ
ルチフレーム変換方法を得ることを目的とする。

【０００８】

【課題を解決するための手段】この発明に係るマルチフ
レーム変換方法は、ｎＭＦ構成の入力信号を格納する容
量をもつランダムアクセスメモリ（以下、ＲＡＭという
）を備え、該ＲＡＭへの書込み位置及び読出し位置を各
フレーム単位で独立して制御することにより、ｍＭＦ構
成の信号へのフォーマット変換を一度に行うようにして
いる。

【０００９】

【作用】この発明におけるマルチフレーム変換方法は、
記憶容量の大きいＲＡＭを利用し、書込み及び読出しす
るデータ領域を独立して制御することによりｎＭＦ構成
の入力信号からｍＭＦ構成の信号へのフォーマット変換
を一度に行うことができる。

【００１０】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるマルチフレーム
変換方法を実現する変換回路の構成を示すブロック図で
あり、従来の変換回路（図３）と同一又は相当部分には
同一符号を付して説明を省略する。

【００１１】図において、７はｎＭＦ構成の入力信号１
０１を格納する容量をもつ大容量ＲＡＭ、８はｎＭＦ構
成の入力信号１０１の前記ＲＡＭ７への書込みアドレス
を指定する書込みアドレス生成部、９は前記ＲＡＭ７に
格納されたデータの読出しアドレスを指定する読出しア
ドレス生成部である。

【００１２】次に動作について説明する。図２（ａ）に
示すようなｎＭＦ構成の入力信号１０１は書込みアドレ
ス生成部８からの書込みアドレスに従って、ＲＡＭ７の
該当データ格納領域にフレーム単位で順位書込まれてい
く。一方、この書込みアドレス生成部８の動作とは独立
して読出しアドレス生成部９は動作し、該ＲＡＭ７に格
納されている任意のフレームのデータの読出しを行ない
、図２（ｂ）に示すようなｍＭＦ構成（ｎ＜ｍ）の出力
信号１０２を出力する。

【００１３】この時、前記ＲＡＭ７への書込みタイミン
グ及び読出しタイミングは、同図に示すように各フレー
ムごとに、フレーム中のデータ部分（ＳＧ１〜ＳＧｌ（
エル））で書込み動作を行い、フレーム中の空部分で読
出し動作を行うようにしているが、これにより、前記書
込みアドレス生成部８及び読出しアドレス生成部９の下
位ビットアドレスカウンタの共有化が図れ、回路規模及
び消費電力を削減することができるとともに、前記ＲＡ
Ｍ７のライトイネーブルを制御することにより、フレー
ム単位、あるいは加入者単位の信号マスク処理が容易に
なる。

【００１４】なお、上記実施例ではＲＡＭ７として入力
信号を記憶できる大容量ＲＡＭを示したが、格納するフ
レーム数によってはコスト及び実装規模を考慮して複数
のＲＡＭを用いてもよい。

【００１５】また、上記実施例ではｎＭＦ構成の信号を
ｍＭＦ構成（ｎ＜ｍ）の信号へフォーマット変換する場
合について説明したが、逆の場合（ｎ＞ｍ）でも同様の
効果を奏する。

【００１６】

【発明の効果】以上のように、この発明によればｎＭＦ
構成の入力信号を格納する容量をもつＲＡＭを備え、該
ＲＡＭへの書込み位置及び読出し位置を各フレームごと
に独立して制御し、ｍＭＦ構成の信号へのフォーマット
変換を一度に行うようにしたので、変換回路の回路規模
及び消費電力を削減できるとともに、異常時の信号マス
ク処理の容易化がはかれる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるマルチフレーム変換
方法を実現する変換回路の構成を示すブロック図である
。

【図２】この発明の一実施例によるマルチフレーム変換
方法を説明するためのｎＭＦ構成の入力信号及びｍＭＦ
構成（ｎ＜ｍ）の出力信号を示す図である。

【図３】従来のマルチフレーム変換方法を実現する変換
回路の構成を示すブロック図であ。

【図４】従来のマルチフレーム変換方法を説明するため
の信号を示す図（その１）である。

【図５】従来のマルチフレーム変換方法を説明するため
の信号を示す図（その２）である。

【図６】従来のマルチフレーム変換方法を説明するため
の信号を示す図（その３）である。

【図７】従来のマルチフレーム変換方法を説明するため
の信号を示す図（その４）である。

【符号の説明】

７　　　　ＲＡＭ ８　　　　書込みアドレス生成部 ９　　　　読出しアドレス生成部 １０１　　　　ｎＭＦ構成の入力信号 １０２　　　　ｍＭＦ構成の出力信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ｎマルチフレーム構成の入力信号をｍ
   マルチフレーム構成の信号にフォーマット変換するマル
   チフレーム変換方法において、前記ｎマルチフレーム構
   成の入力信号を格納できる容量をもつランダムアクセス
   メモリを備え、前記ランダムアクセスメモリへの書込み
   アドレス及び読出しアドレスをフレームごとに独立して
   制御することにより、前記フォーマット変換を一度に行
   うことを特徴とするマルチフレーム変換方法。