JPH0427232A - データ送受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通信する両者間を信号線で接続してシリアル
信号でデータ伝送するデータ送受信回路に関する。

［従来の技術］ 近年、ＩＣやＬＳＩは集積度が上昇し、集積回路のチッ
プ自体の大きさよりも信号を入出力するピンの本数が、
部品の外形サイズに大きく影響するようになっている。

そこで、入出力信号のライン数を少なくしてピンの本数
を減少させることにより、部品を小形化することがよく
行なおれている。

［発明が解決しようとする課題］ 信号数を少なくする方法として、複数ビットのパラレル
信号をシリアル信号に変換して入出力する方法が実用さ
れている。この方法は、複数ビットのデータを１本のラ
インで入出力できるが、入力と出力とで、２つの信号ラ
インが必要であった。

一方、１つの信号ラインをデータの入力時と出力時とで
切り換えることが考えられる。この場合、データの出力
タイミングと入力タイミングとを予め時分割的に設定し
ておく方法や、入出力を切り換えるための制御情報をや
り取りする方法などが知られている。

しかしながら、上記入出力タイミンクを時分割的に設定
しておく方法は、任意のタイミングでデータを出力する
ことができないという問題がある。

一方、制御情報をやり取りする方法は、その制御情報の
入出力や情報内容判定のための別の回路が必要となり、
回路が複雑でコストが高くなるという問題があった。

本発明は、以上の問題を解決し、任意のタイミングでデ
ータ送出できると共に回路構成の簡単なデータ送受信回
路を提供することを目的とする。

［課題を解決するための手段］ このために、第１の発明では、１本の信号線でデータの
送受信を行なうようにして、その信号線と。

送信データを２値シリアル信号で出力するデータ出力手
段の出力とは抵抗器を介して接続する一方、信号線の印
加電圧と１つの基準電圧とを比較することにより、デー
タ出力手段の出力がハイレベルときの相手先からの受信
データを判別すると共に、上記印加電圧と他の１つの基
準電圧とを比較することにより、上記出力がローレベル
ときの相手先からの受信データを判別して、それぞれ判
別した受信データを取すようにしている。

また、第２の発明では、上記データ出力手段の出力が、
ハイレベルのときとローレベルのときとで上記２＠に変
化する基準電圧を発生させ、その基準電圧と信号の印加
電圧とを比較することにより相手先からの受信データを
判別して取り出すようにしている。

［作用］ データ送信しながら同時に相手先から送信されるデータ
を受信することができるので、通信する両者は、任意の
タイミングでデータ送出できると共に、送信時と受信時
とで回路を切り換えたり制御情報をやり取りする必要が
ないので、回路構成が簡単になる。

［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明のデータ送受信回路を適用したマイク
ロコンピュータシステムのブロック構成図を示したもの
である。図において、ＬＳ　Ｉｌは、例えばＣＰＵであ
り、ＩＣ２は、例えば外部に対してデータを入出力する
周辺回路である。ＬＳＩ１のピンＰ１〜Ｐ、は、それぞ
れＩＣ２のピンＰ、に、ＬＳＩＩのピンＰ４は各ＩＣ２
のピンＰ６にそれぞれ接続されている。

ＬＳ　ＩＩの内部には、データ処理回路３と３つのデー
タ送受信回路４とクロック信号出力口１１１５とが配設
されている。データ送受信回路４は、３つとも同一回路
であり、送受信信号はそれぞれピンＰ□〜Ｐ、を介して
入出力している。また、クロック信号出力回路５の出力
は各データ送受信回路４に入力されると共に、ピンＰ４
から出力されている。

ＩＣＺ内には、ＬＳ　ＩＩ側と同一回路であるデータ送
受信回路４とデータ処理回路６とが配設されている。送
受信信号はそれぞれピンＰ５を介して入出力し、クロッ
ク信号がピンＰＧより入力されている。

第２図は、対向する１対のデータ送受信回路４の回路構
成図を示したものである０図において、パラレル／シリ
アル変換回路４ａは、パラレル信号である送信データＳ
Ｄをシリアル信号に変換するもので、バッファ４ｂは、
そのシリアル信号を２値の電圧信号として出力するもの
である。

その出力は、抵抗Ｈの一端とアンド回！Ｎｔ４ｃの一人
力とアンド回路４ｄの反転入力とに接続されている。抵
抗Ｒ１の他端は、ＬＳ　ＩＩの１つのピンＰ１とコンパ
レータ４ｅとコンパレータ４ｆのそれぞれの一人力とに
接続されている。

コンパレータ４ｅの他方の入力には、基準電圧出力回路
４ｇの出力が接続され、コンパレータ４ｅの出力は、ア
ンド回路４ｃの他方の入力に接続されている。そのアン
ド回路４ｃの出力は、オア回路４ｈの一人力に接続され
ている。コンパレータ４ｆの他方の入力には、基準電圧
出力回路４１の出力が接続され、コンパレータ４ｆの出
力は、アンド回路４ｄの他方の入力に接続されている。

そのアンド回路４ｄの出力はオア回路４ｈの他方の入力
に接続されている。オア回路４ｈの出力は、シリアル／
パラレル変換回路４ｊのデータ入力に接続されている。

クロック信号出力回路５から出力されるクロック信号は
、パラレル／シリアル変換回路４ａに入力されると共に
、インバータ４ｋを介してシリアル／パラレル変換回路
４ｊに入力されている。

以上の構成で、このコンピュータシステムが動作を開始
すると、クロック信号出力回路５からは、第３図（ａ）
に示すような一定周期のクロック信号ＣＬにが出力され
る。一方、ＬＳ　ＩＩ側のデータ処理回路３とＩＣＺ側
のデータ処理回路６とは、それぞれ非同期で所定の動作
を実行する。データ処理回路３は、ＩＣ２に対する送信
データＳＤを必要に応じてデータ送受信回路４に入力し
、データ処理回路６は、ＬＳ　ＩＩへの送信データＳＤ
を必要に応じてデータ送受信回路４に入力する。

パラレル／シリアル変換回路４ａは、送信データＳＤが
入力されると、クロック信号ＣＬＫの立上がりのタイミ
ングでそのデータを１ビツトずつシリアル信号に変換す
る。バッファ４ｂは、そのシリアル信号を２値の電圧信
号で出力する。その出力信号の電圧値は、ＩＪＨ＃ｌ（
ハイレベル）でＶＨｌ“Ｌ″（ローレベル）でＶＬであ
るものとする。

バッファ４ｂの出力は、抵抗旧を介して信号線に出力さ
れ、その信号線を介して、相手先に入力される。これに
より、信号線上の伝送信号Ｓｃは、出力信号Ｓａ、Ｓｂ
がともに“ＩＩ　”のとき５ｃ＝Ｖｓ、出力信号Ｓａ、
Ｓｂがともに“し”のときＳＣ：ＶＬになる。また、出
力信号Ｓａ、Ｓｂのうち、一方が“Ｈｊｌで他方がＩＩ
　Ｌ　Ｉｔのとき５ｃ＝（Ｖ＋＋ＶＬ）／２ニなる。

従って、いま１例えば、ＬＳ　ＩＩ側のバッファ４ｂか
ら、第３図（ｂ）に示すような出力信号Ｓａが出力され
、ＩＣＺ側のバッファ４ｂから、同図（Ｃ）に示すよう
な出力信号ｓｂが出力されたとすると、上記伝送信号Ｓ
ｃは、第３図（ｄ）に示すような上記３値の電圧信号に
なる。

基準電圧出力回路４ｇは、同図（ｄ）の破線で示すよう
に、上記ｇＬ　ＨＩＩの電圧値ＶＨより低く、上記電圧
値（ＶＨ＋ＶＬ）／２より高く設定された基準電圧ＶＡ
を出力する。コンパレータ４ｅは、同図（ｅ）に示すよ
うに、その基準電圧ＶＡに対して、伝送信号Ｓｃの電圧
値が低いとき１１１”、高いときＩＩ　Ｈ＃ｌの信号を
それぞれ出力する。

一方、基準電圧出力回路４１は、同図（ｄ）の破線で示
すように、上記電圧値（ＶＨ＋ＶＬ）／２より低く、上
記“Ｌ′″の電圧値ＶＬより高く設定された基準電圧Ｖ
Ｂを出力する。コンパレータ４ｆは、同図（ｆ）に示す
ように、その基準電圧Ｖａに対して、伝送信号Ｓｃの電
圧値が低いとき“Ｌｎ、高いとき１１１１”の信号をそ
れぞれ出力する。

アンド回路４ｃは、上記出力信号Ｓａが“Ｈ″′のとき
コンパレータ４ｅの出力をオア回路４ｈ側に出力し、ア
ンド回路４ｄは、その出力信号Ｓａが′Ｌ″のときコン
パレータ４ｆの出力をオア回路４ｈ側に出力する。

オア回路４ｈは、入力される信号をシリアル／パラレル
変換回路４ｊに入力する。

これにより、ＬＳＩＩ側のシリアル／パラレル変換回路
４ｊには、同図（ｇ）に示すような信号Ｓｆが入力され
る。

シリアル／パラレル変換回路４ｊは、入力される信号Ｓ
ｆをクロック信号ＣＬＫの立ち下がりのタイミングで、
受信データ信号として１ビツトずつ読み取ることにより
、同図（ｈ）に示すように、ＩＣＺ側から送信されたデ
ータ信号ｓｂを再生する。そして、そのデータ信号をパ
ラレル信号に変換して受信データＲＤとして出力する。

データ処理回路３は、その受信データＲＤにより所定の
処理を実行する。

一方、ＩＣ２側においても、上記と同様に、信号ｓｂと
伝送信号Ｓｃとにより、ＬＳＩＩ側の送信データの判別
動作が実行される。これにより、オア回路４ｈは、同図
（ｉ）に示すような信号ｓｈを出力する。シリアル／パ
ラレル変換回路４ｊは、その信号ｓｈを１ビツトずつ読
み取って、送信されたデータ信号を再生する。そして、
そのデータ信号をパラレル信号に変換して受信データ信
号ＲＤとして出力する。データ処理回路６はその受信デ
ータＲＤにより所定の処理を実行する。

以上のように、本実施例では、送信データをシリアル信
号で出力するバッファ４ｂの出力は、抵抗Ｒ１を介して
信号線に接続し、コンパレータ４ｅにより信号線上の伝
送信号Ｓｃと基準電圧出力回路４ｇの出力電圧Ｖ＾とを
比較して、バッファ４ｂの出力信号Ｓａがハイレベルと
きの相手先からの受信データを判別すると共に、コンパ
レータ４ｆにより上記出力信号Ｓａと基準電圧出力回路
４１の出力電圧Ｖａとを比較して、バッファ４ｂの出力
信号Ｓａがローレベルときの相手先からの受信データを
判別し、それぞれ判別した受信データをアンド回路４ｃ
、４ｄおよびオア回路４ｈにより取り出すようにしてい
る。

これにより、データ送信しながら同時に相手先から送信
されるデータを受信することができるので、通信する両
者は、任意のタイミングでデータ送出できる。また、上
記構成により、送信時と受信時とで回路を切り換えたり
制御情報をやり取りする必要がないので、回路構成が簡
単になる。

第４図は、データ送受信回路の他の実施例を示したもの
で、第２図と同一符号は同一部品を示している０図にお
いて、抵抗器の信号線側はコンパレータ４１の入力の一
方に接続され、抵抗Ｒ１の他端は抵抗Ｒ２の一端に接続
されている。その抵抗Ｒ２の他端はコンパレータ４１の
入力の他方と抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他
端は基準電圧発生回路４ｍの出力に接続されている。コ
ンパレータ４１の出力は、シリアル／パラレル変換回路
４ｊに入力されている。

この構成で、いま、第５図（ａ）に示すようにクロック
信号出力回路３からクロック信号ＣＬにが出力されると
共に、同図（ｂ）　、　（Ｃ）に示すように、ＬＳ　Ｉ
Ｉ側とＩＣ２側のバッファ４ｂから出力信号Ｓａ、Ｓｂ
がそれぞれ出力されたとする。

このとき、信号線上の伝送信号Ｓｃは、前述の実施例と
同様に、同図（ｄ）に示すような３値の信号になる。

基準電圧発生回路４−は、バッファ４ｂの出力電圧をＶ
Ｈ，ＶＬとすると、（Ｖ＋＋ＶＬ）／２ノ一定電圧を出
力する。

これにより、抵抗Ｒ２とＲ３の接続点の電圧Ｖｃは、同
図（ｄ）の破線に示すように、バッファ４ｂの出力が“
Ｈ”のとき、上記電圧（ＶＨ＋ＶＬ）／２よりやや高く
、Ｌ″′のときその電圧よりやや低く変化するようにな
る。

コンパレータ４１は、その電圧Ｖｃと上記伝送信号Ｓｃ
とを比較して、同図（ｅ）に示すような信号Ｓｆを出力
する。シリアル／パラレル変換回路４ｊは、前述の実施
例と同様に、その信号Ｓｆをクロック信号により読み取
って、受信データ信号Ｓｇを得る。

以上のように、本実施例では、送信データ信号であるバ
ッファ４ｂの出力が、ハイレベルのときとローレベルの
ときとで２値に変化する基準電圧Ｖｃを発生され、その
基準電圧と信号線の伝送信号Ｓｃの電圧とを比較して相
手先からの受信データを判別するようにしている。

これにより、前述の実施例よりさらに簡単な回路で同一
作用を得ることができる。

なお、以上の各実施例では、クロック信号出力回路３は
、一方の部品内に配設したが、通信する両者とは独立し
て配設したり、両者に配設していずれか一方を任意作動
させたりするようにしてもよい。

［発明の効果コ 以上のように、本発明によれば、データの送受信を１本
の信号線で行なうと共に、２値シリアル信号の送信デー
タの出力と信号線とは抵抗器を介して接続し、送信デー
タの出力が、ハイレベル、ローレベルそれぞれのときに
、信号線の印加電圧により、相手先からの受信データを
判別するようにしたので、データ送信しながら同時に相
手先から送信されるデータを受信することができるため
、通信する両者は、任意のタイミングでデータ出力でき
と共に、送信時と受信時とで回路を切り換えたり制御情
報をやり取りする必要がないので、回路構成が簡単にな
る。

【図面の簡単な説明】

第１図は本発明の一実施例に係るコンピータシステムの
ブロック構成図、第２図はデータ送受信回路の回路構成
図、第３図はそのデータ送受信回路の各信号のタイムチ
ャート、第４図はデータ送受信回路の他の実施例な示す
回路構成図、第５図はそのデータ送受信回路の各信号の
タイムチャートである。 ｌ・・・ＬＳＩ、２・・・ＩＣ，３，６・・・データ処
理回路、４・・・データ送受信回路、４ａ・・・パラレ
ル／シリアル変換回路、４ｂ・・・バッファ、４ｄ、４
ｅ・・・アンド回路、４ｅ。 ４ｆ、４１・・・コンパレータ、’ｇＡｘ＋４１・・基
準電圧出方回路、　４ｈ・・・オア回路、４ｊ・・・シ
リアル／パラレル変換回路、４ｋ・・・インバータ、５
・・・クロック信号出力回路、Ｒ，Ｒ１，Ｒ２，Ｒ３・
・・抵抗。

Claims (2)

【特許請求の範囲】
1. （１）通信する両者間を信号線で接続してシリアル信号
   でデータ伝送するデータ送受信回路において、上記両者
   を接続すると共に１本でデータの送受信を行なう信号線
   と、送信データを２値シリアル信号で出力するデータ出
   力手段と、そのデータ出力手段の出力と上記信号線との
   間に挿入される抵抗器と、上記信号線に印加される電圧
   と１つの基準電圧との比較により上記データ出力手段の
   出力がハイレベルときの相手先からの受信データを判別
   する第１の受信データ判別手段と、上記信号線に印加さ
   れる電圧と他の１つの基準電圧とを比較することにより
   上記データ出力手段の出力がローレベルときの相手先か
   らの受信データを判別する第２の受信データ判別手段と
   、上記第１と第２の受信データ判別手段から選択的に受
   信データを取り出すデータ取出手段とを備えていること
   を特徴とするデータ送受信回路。
2. （２）通信する両者間を信号線で接続してシリアル信号
   でデータ伝送するデータ送受信回路において、上記両者
   を接続すると共に１本でデータの送受信を行なう信号線
   と、送信データを２値シリアル信号で出力するデータ出
   力手段と、そのデータ出力手段の出力と上記信号線との
   間に挿入される抵抗器と、上記データ出力手段の出力が
   ハイレベルのときとローレベルのときとで２値に変化す
   る基準電圧を発生する基準電圧発生手段と、上記信号線
   に印加される電圧と上記基準電圧とを比較することによ
   り相手先からの受信データを判別する受信データ判別手
   段と、判別した受信データを取り出すデータ取出手段と
   を備えていることを特徴とするデータ送受信回路。