JPH04273166A - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JPH04273166A JPH04273166A JP3053605A JP5360591A JPH04273166A JP H04273166 A JPH04273166 A JP H04273166A JP 3053605 A JP3053605 A JP 3053605A JP 5360591 A JP5360591 A JP 5360591A JP H04273166 A JPH04273166 A JP H04273166A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- array substrate
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 25
- 239000011521 glass Substances 0.000 claims abstract description 12
- 230000005611 electricity Effects 0.000 abstract description 8
- 230000003068 static effect Effects 0.000 abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012789 electroconductive film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス液
晶ディスプレイに用いられる薄膜トランジスタアレイ〔
以下、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ
ｏｒ）と称する〕基板に関する。
晶ディスプレイに用いられる薄膜トランジスタアレイ〔
以下、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔ
ｏｒ）と称する〕基板に関する。
【０００２】
【従来の技術】一般に液晶ディスプレイ等に用いられる
ＴＦＴ基板は透明絶縁体のガラス基板に各種素材の薄膜
を形成した後これを所要パターンに形成する工程を複数
回繰返すことにより行われる。そして、完成されたＴＦ
Ｔ基板は、ガラス基板の表面にゲートとしての導電性薄
膜と、ゲート絶縁膜としての絶縁性薄膜と、アモルファ
スシリコン薄膜と、ソース及びドレインとしての導電性
薄膜と、表示電極としての導電性薄膜が夫々積層状態に
形成されている。
ＴＦＴ基板は透明絶縁体のガラス基板に各種素材の薄膜
を形成した後これを所要パターンに形成する工程を複数
回繰返すことにより行われる。そして、完成されたＴＦ
Ｔ基板は、ガラス基板の表面にゲートとしての導電性薄
膜と、ゲート絶縁膜としての絶縁性薄膜と、アモルファ
スシリコン薄膜と、ソース及びドレインとしての導電性
薄膜と、表示電極としての導電性薄膜が夫々積層状態に
形成されている。
【０００３】
【発明が解決しようとする課題】ところで、この種のＴ
ＦＴ基板では、その製造に際してのＴＦＴ基板の搬送等
においてＴＦＴ基板の裏面に静電気が帯電することがあ
る。そして、この帯電した静電気により、ＴＦＴ素子側
にはガラス基板をキャパシタとして電荷が誘起される。 この静電気はガラス基板の全面において一様でなく分布
をもったものとなり、したがって素子側に誘起される電
荷も分布を持つことになり、ＴＦＴ素子面で電位差が発
生し、この電位差によってＴＦＴ素子に静電破壊が生じ
ることがあるという問題がある。本発明の目的はこのよ
うなＴＦＴ素子の静電破壊を防止したＴＦＴ基板を提供
することにある。
ＦＴ基板では、その製造に際してのＴＦＴ基板の搬送等
においてＴＦＴ基板の裏面に静電気が帯電することがあ
る。そして、この帯電した静電気により、ＴＦＴ素子側
にはガラス基板をキャパシタとして電荷が誘起される。 この静電気はガラス基板の全面において一様でなく分布
をもったものとなり、したがって素子側に誘起される電
荷も分布を持つことになり、ＴＦＴ素子面で電位差が発
生し、この電位差によってＴＦＴ素子に静電破壊が生じ
ることがあるという問題がある。本発明の目的はこのよ
うなＴＦＴ素子の静電破壊を防止したＴＦＴ基板を提供
することにある。
【０００４】
【課題を解決するための手段】本発明のＴＦＴ基板は、
表面に複数個のＴＦＴ素子を配列形成した絶縁性基板の
裏面に導電性膜を形成している。例えば、液晶ディスプ
レイ等に用いるＴＦＴ基板では、絶縁性基板に透明ガラ
ス基板を用い、裏面に形成する導電性膜に透明な導電性
膜を形成する。
表面に複数個のＴＦＴ素子を配列形成した絶縁性基板の
裏面に導電性膜を形成している。例えば、液晶ディスプ
レイ等に用いるＴＦＴ基板では、絶縁性基板に透明ガラ
ス基板を用い、裏面に形成する導電性膜に透明な導電性
膜を形成する。
【０００５】
【作用】本発明によれば、基板の裏面の導電性膜によっ
て帯電する静電気の分布を均一にし、ＴＦＴ素子におけ
る電位差の発生を防止して静電破壊を防止する。
て帯電する静電気の分布を均一にし、ＴＦＴ素子におけ
る電位差の発生を防止して静電破壊を防止する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明のＴＦＴ基板の断面図である。ガラス
基板１の表面には導電性薄膜によりゲート３が形成され
、その上にゲート絶縁膜４が形成される。又、このゲー
ト絶縁膜４上にはゲート３を覆うようにアモルファスシ
リコン膜５が形成され、その上には導電性薄膜によりド
レイン６とソース７が形成されている。更に、前記ゲー
ト絶縁膜４上には液晶表示装置の表示電極を構成する表
示電極８が導電性薄膜により形成され、前記ソース７に
電気的に接続されている。
る。図１は本発明のＴＦＴ基板の断面図である。ガラス
基板１の表面には導電性薄膜によりゲート３が形成され
、その上にゲート絶縁膜４が形成される。又、このゲー
ト絶縁膜４上にはゲート３を覆うようにアモルファスシ
リコン膜５が形成され、その上には導電性薄膜によりド
レイン６とソース７が形成されている。更に、前記ゲー
ト絶縁膜４上には液晶表示装置の表示電極を構成する表
示電極８が導電性薄膜により形成され、前記ソース７に
電気的に接続されている。
【０００７】一方、前記ガラス基板１の裏面には透明で
かつ導電性の薄膜、この例では厚さ４００ÅのＩｎ２
Ｏ５ ・ＳｎＯ２ 膜（以下、ＩＴＯ膜と称する）２を
形成している。このＩＴＯ膜２は前記表示電極８と同じ
材料のものを用いることができ、この場合にはＩＴＯ膜
２はガラス基板１の表面側に形成するＴＦＴ素子の形成
工程に先立って形成され、形成後に約 ２５０℃のアニ
ール処理を行っている。このアニールを行うことにより
、その後の工程において表示電極８としての厚さ ４０
０ÅのＩＴＯ膜を形成しかつこれをエッチングしたとき
にも、裏面側のＩＴＯ膜２をアニール処理していること
で、このＩＴＯ膜２のエッチングレートが約１／１０程
度となり、表示電極８を形成する際のエッチングによっ
てもＩＴＯ膜２がエッチング除去されることはない。
かつ導電性の薄膜、この例では厚さ４００ÅのＩｎ２
Ｏ５ ・ＳｎＯ２ 膜（以下、ＩＴＯ膜と称する）２を
形成している。このＩＴＯ膜２は前記表示電極８と同じ
材料のものを用いることができ、この場合にはＩＴＯ膜
２はガラス基板１の表面側に形成するＴＦＴ素子の形成
工程に先立って形成され、形成後に約 ２５０℃のアニ
ール処理を行っている。このアニールを行うことにより
、その後の工程において表示電極８としての厚さ ４０
０ÅのＩＴＯ膜を形成しかつこれをエッチングしたとき
にも、裏面側のＩＴＯ膜２をアニール処理していること
で、このＩＴＯ膜２のエッチングレートが約１／１０程
度となり、表示電極８を形成する際のエッチングによっ
てもＩＴＯ膜２がエッチング除去されることはない。
【０００８】したがって、このＴＦＴ基板では、裏面に
静電気が帯電した場合でも、ＩＴＯ膜２の導電性によっ
て帯電が一様化されることになり、表面のＴＦＴ素子に
誘起される電荷によって電位差が生じることはなく、Ｔ
ＦＴ素子の静電破壊を防止することが可能となる。
静電気が帯電した場合でも、ＩＴＯ膜２の導電性によっ
て帯電が一様化されることになり、表面のＴＦＴ素子に
誘起される電荷によって電位差が生じることはなく、Ｔ
ＦＴ素子の静電破壊を防止することが可能となる。
【０００９】
【発明の効果】以上説明したように本発明は、ＴＦＴ素
子を形成した絶縁性基板の裏面に導電膜を形成している
ので、帯電した静電気が一様に分布するため、ＴＦＴ素
子に電位差が生じることがなく、ＴＦＴ素子の静電破壊
を防止することができる効果がある。
子を形成した絶縁性基板の裏面に導電膜を形成している
ので、帯電した静電気が一様に分布するため、ＴＦＴ素
子に電位差が生じることがなく、ＴＦＴ素子の静電破壊
を防止することができる効果がある。
【図１】本発明の一実施例の断面図である。
１ ガラス基板
２ ＩＴＯ膜（透明導電性基板）
３ ゲート
５ アモルファスシリコン膜
６ ドレイン
７ ソース
８ 表示電極
Claims (2)
- 【請求項１】 絶縁性基板の表面に複数個の薄膜トラ
ンジスタを配列形成してなる薄膜トランジスタアレイ基
板において、前記絶縁性基板の裏面に導電性膜を形成し
たことを特徴とする薄膜トランジスタアレイ電極。 - 【請求項２】 絶縁性基板が透明ガラス基板であり、
裏面に形成する導電性膜は透明な導電性膜である請求項
１の薄膜トランジスタアレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5360591A JP2720612B2 (ja) | 1991-02-27 | 1991-02-27 | 薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5360591A JP2720612B2 (ja) | 1991-02-27 | 1991-02-27 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273166A true JPH04273166A (ja) | 1992-09-29 |
| JP2720612B2 JP2720612B2 (ja) | 1998-03-04 |
Family
ID=12947522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5360591A Expired - Lifetime JP2720612B2 (ja) | 1991-02-27 | 1991-02-27 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720612B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10160920A (ja) * | 1996-12-02 | 1998-06-19 | Dainippon Printing Co Ltd | カラーフィルタ及びその製造方法 |
| US8130334B2 (en) | 2004-03-18 | 2012-03-06 | Sharp Kabushiki Kaisha | Active matrix substrate, apparatus for manufacturing the same and display device using the same |
| JP2017524644A (ja) * | 2014-08-12 | 2017-08-31 | コーニング インコーポレイテッド | ディスプレイ用ガラスの静電放電を抑制するための有機表面処理 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161765A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | 薄膜トランジスタアレイの製造方法 |
| JPH03274027A (ja) * | 1990-03-24 | 1991-12-05 | Seiko Epson Corp | 液晶表示装置 |
-
1991
- 1991-02-27 JP JP5360591A patent/JP2720612B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161765A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | 薄膜トランジスタアレイの製造方法 |
| JPH03274027A (ja) * | 1990-03-24 | 1991-12-05 | Seiko Epson Corp | 液晶表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10160920A (ja) * | 1996-12-02 | 1998-06-19 | Dainippon Printing Co Ltd | カラーフィルタ及びその製造方法 |
| US8130334B2 (en) | 2004-03-18 | 2012-03-06 | Sharp Kabushiki Kaisha | Active matrix substrate, apparatus for manufacturing the same and display device using the same |
| JP2017524644A (ja) * | 2014-08-12 | 2017-08-31 | コーニング インコーポレイテッド | ディスプレイ用ガラスの静電放電を抑制するための有機表面処理 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2720612B2 (ja) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6041586Y2 (ja) | エレクトロルミネセンス表示パネル | |
| JP5036745B2 (ja) | 液晶表示装置とその製造方法 | |
| CN104216183B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| US20190051667A1 (en) | An array substrate and a manufacturing method thereof, a display panel, as well as a display device | |
| TW347477B (en) | Liquid crystal display with storage capacitors for holding electric charges | |
| TW522461B (en) | Manufacturing method of liquid crystal display device, manufacturing method of display device and liquid crystal display device | |
| JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
| EP0125666A2 (en) | An improved method of manufacturing flat panel backplanes, display transistors and displays made thereby | |
| JP2912506B2 (ja) | 透明導電膜の形成方法 | |
| CN107204345A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| JPH09171183A (ja) | 液晶表示装置及びその作製方法 | |
| CN106449660A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| JPH04273166A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| CN105552026A (zh) | Tft阵列基板上teg测试键的制作方法 | |
| US7564511B2 (en) | Method of fabricating a circuit array substrate | |
| US5899708A (en) | Method for forming a thin film transistor using an electrostatic shield | |
| CN106940507B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN107910378B (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| JPH04367268A (ja) | 薄膜トランジスタアレイ装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| KR920008998Y1 (ko) | 평판디스플레이용 박막트랜지스터의 정전기 방지용 보호회로 | |
| JPH07112069B2 (ja) | 表示装置 | |
| CN101286482B (zh) | 像素结构与其中的晶体管及其制造方法 | |
| JP2622484B2 (ja) | 電気回路基板及びこれを用いた液晶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 14 |