JPH04274545A - チャネル制御装置 - Google Patents

チャネル制御装置

Info

Publication number
JPH04274545A
JPH04274545A JP3491891A JP3491891A JPH04274545A JP H04274545 A JPH04274545 A JP H04274545A JP 3491891 A JP3491891 A JP 3491891A JP 3491891 A JP3491891 A JP 3491891A JP H04274545 A JPH04274545 A JP H04274545A
Authority
JP
Japan
Prior art keywords
control device
register file
overrun
input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3491891A
Other languages
English (en)
Inventor
Eiji Takano
高野 栄治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP3491891A priority Critical patent/JPH04274545A/ja
Publication of JPH04274545A publication Critical patent/JPH04274545A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チャネル制御装置に関
し、特にオーバーラン発生時の処理として必要なデータ
転送を実行しないチャネル制御装置に関する。
【0002】
【従来の技術】従来、この種のチャネル制御装置は、入
出力データ転送時、例えば、周辺制御装置では1バイト
幅、入出力制御装置では4バイト幅というようにデータ
転送幅が異なるため、周辺制御装置と入出力制御装置間
の整合のためにレジスタファイルを持つている。
【0003】出力転送では、レジスタファイルに4バイ
ト以上の空領域があると、入出力制御装置へ主記憶装置
から読み出しデータを要求し、読み出しデータが返送さ
れると、レジスタファイルへ4バイト同時に書き込まれ
る。レジスタファイルに格納されたデータは、1バイト
づつ読み出され、周辺制御装置へ送出される。また、入
力転送においては、周辺制御装置から1バイトづつレジ
スタファイルにデータが書込まれ、4バイト以上のデー
タが格納できると、入出力制御装置へデータ転送要求を
送出し、転送要求が受付けられると、4バイトの書込み
データが送出される。しかし、入出力制御装置がチャネ
ル制御装置からのデータ転送要求に対して受付けするこ
とができない場合が長く続くと、周辺制御装置から書込
みデータが随時、レジスタファイルに書込まれ、やがて
、レジスタファイルの領域を越えてしまうオーバーラン
が発生する。このとき、周辺制御装置との通信は中止さ
れるが、入出力制御装置との通信では、レジスタファイ
ル内に書込みデータが格納されているため、即、ファー
ムウェア割込みを発生することができず、主記憶には書
き込まないが、データ転送要求を送出し、レジスタファ
イル内の書込みデータを全て排出させてからファームウ
ェア割込みを発生させ、サービスコードシーケンスを実
行するようになっている。
【0004】
【発明が解決しようとする課題】上述したように従来の
チャネル制御装置は、入力転送でオーバーランを検出す
ると、周辺制御装置との通信は中止するが、チャネル制
御装置内のレジスタファイルに書込みデータが格納され
ているため、即、ファームウェア割込みを発生させてサ
ービスコードシーケンスを実行することができず、主記
憶装置に書き込まないようにして入出力制御装置のデー
タ転送を要求し、レジスタファイル内の書込みデータを
全て排出してからファームウェア割込みを発生するため
、入出力制御装置は無駄な動作を強いられ、転送負荷の
増大となるという欠点がある。
【0005】本発明の目的は、入力転送でオーバーラン
を検出した際に、レジスタファイル内に格納されている
書込みデータをデータ転送で排出するのではなく、ファ
ームウェア割込みを発生させてフアームウェア処理中で
初期化することにより、上記の欠点を解消し、無駄なデ
ータ転送を実行することがなくなり、データ転送の負荷
を低減することができ、また、他のチャネル制御装置の
オーバーランの発生を未然に防止することができるチャ
ネル制御装置を提供することにある。
【0006】
【課題を解決するための手段】本発明のチャネル制御装
置は、周辺制御装置と入出力制御装置間の整合のための
レジストファイルと、レジストファイルの管理と周辺制
御装置との通信を行うチャネル制御回路と、入出力制御
装置との通信を司る割込み発生回路と、オーバーランを
検出するオーバーラン検出回路とを有し、入力転送にお
いて、オーバーラン検出回路によりオーバーランが検出
されると、レジストファイル内に入力データが格納され
ていても割込み発生回路によりファームウェア割込みを
発生し、ファームウェア処理中で前記レジスタファイル
を初期化してサービスコード処理を実行している。
【0007】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0008】図1は本発明の一実施例のチャネル制御装
置を接続したシステムのブロック図である。
【0009】図1において、本実施例のチャネル制御装
置を接続したシステムは、入出力制御装置1と、チャネ
ル制御装置2と、周辺制御装置3とから構成されており
、チャネル制御装置2は、割込み発生回路4と、チャネ
ル制御回路5と、レジスタファイル6と、オーバーラン
発生回路7とから構成されている。
【0010】次に、本実施例のチャネル制御装置の動作
について説明する。
【0011】周辺制御装置3から入出力制御装置1を介
して主記憶制御装置ヘデータを転送する。
【0012】チャネル制御装置2が、周辺制御装置3と
のインタロック方式による通信を制御するチャネル制御
回路5からの制御信号を周辺制御インタフェース18を
介して入力転送開始の指示を送出すると、周辺制御装置
3から送出される書込みデータが1バイト幅のデータパ
ス(1バイト幅)9を介してレジスタファイル6にチャ
ネル制御回路5の判断でレジスタファイル6に書込むタ
イミングを示すレジスタファイル書込み指示16をレジ
スタファイル6へ送出し、この指示により転送データが
書込まれ、レジスタファイル6内に書込みデータが4バ
イト以上格納されたとチャネル制御回路5が判断すると
、割込み発生回路4にデータ転送要因信号15を送出し
、割込み発生回路4でデータ転送要求信号10を入出力
制御装置1へ送出し、データ転送要求が受付けられると
、受付信号12が返送され、入出力制御装置2との通信
を制御するチャネル制御回路5から発生する制御信号を
入出力制御インタフェース17を介して転送するための
情報を応答すると、レジスタファイル6から4バイトの
書込みデータが読み出され、4バイト幅のデータパス8
を使って転送データが送出される。
【0013】しかし、受付信号12が返送できない場合
が長い時間続き、周辺制御装置3から送信される書込み
データが随時、レジスタファイル6に書込まれ続け、レ
ジスタファイルの領量を越えてしまったとき、オーバー
ラン検出回路7でレジスタファイル使用率指示信号14
の情報をもとにオーバーランを検出する。また、オーバ
ーランを検出すると、割込み発生回路4へオーバーラン
であることを示すオーバーラン指示信号13を送出する
。そして、割込み発生回路4は、オーバーラン指示信号
13を受取ると、送出し続けていたデータ転送要求信号
10を取消し、即、ファームウェア割込み要求11を送
出し、サービスコードシーケンスの実行に移る。
【0014】以上により、従来では、このケースにおい
ては、レジスタファイル内にデータが残っていると、フ
ァームウェア割込み要求が送出できなかったため、主記
憶制御装置に書込を阻止してレジスタファイル内の書込
みデータが全て排出するまでデータ転送を実行していた
が、本実施例ではオーバーラン検出時には、データ転送
要求を取消し、レジスタファイル内に書込みデータが格
納されていてもファームウェア割込みを発生し、ファー
ムウェア処理の内でレジスタファイルの初期設定を行う
ようにするため、オーバーラン後のデータ転送を実行し
ないですむようになる。
【0015】
【発明の効果】以上説明したように、本発明のチャネル
制御装置は、入力転送でオーバーランを検出した際に、
レジスタファイル内に格納されている書込みデータをデ
ータ転送で排出するのではなく、ファームウェア割込み
を発生させてフアームウェア処理中で初期化することに
より、無駄なデータ転送を実行することがなくなり、デ
ータ転送の負荷を低減することができ、また、他のチャ
ネル制御装置のオーバーランの発生を未然に防止するこ
とができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のチャネル制御装置を接続し
たシステムのブロック図である。
【符号の説明】
1    入出力制御装置 2    チャネル制御装置 3    周辺制御装置 4    割込み発生回路 5    チャネル制御回路 6    レジスタファイル 7    オーバーラン発生回路 8    データパス(4バイト幅) 9    データパス(1バイト幅) 10    データ転送要求信号 11    ファームウェア割込み要求12    受
付信号 13    オーバーラン指示信号 14    レジスタファイル使用率指示15    
データ転送要因信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  周辺制御装置と入出力制御装置間の整
    合のためのレジストファイルと、前記レジストファイル
    の管理と前記周辺制御装置との通信を行うチャネル制御
    回路と、前記入出力制御装置との通信を司る割込み発生
    回路と、オーバーランを検出するオーバーラン検出回路
    とを有し、入力転送において、前記オーバーラン検出回
    路によりオーバーランが検出されると、前記レジストフ
    ァイル内に入力データが格納されていても前記割込み発
    生回路によりファームウェア割込みを発生し、ファーム
    ウェア処理中で前記レジスタファイルを初期化してサー
    ビスコード処理を実行することを特徴とするチャネル制
    御装置。
JP3491891A 1991-03-01 1991-03-01 チャネル制御装置 Pending JPH04274545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3491891A JPH04274545A (ja) 1991-03-01 1991-03-01 チャネル制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3491891A JPH04274545A (ja) 1991-03-01 1991-03-01 チャネル制御装置

Publications (1)

Publication Number Publication Date
JPH04274545A true JPH04274545A (ja) 1992-09-30

Family

ID=12427599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3491891A Pending JPH04274545A (ja) 1991-03-01 1991-03-01 チャネル制御装置

Country Status (1)

Country Link
JP (1) JPH04274545A (ja)

Similar Documents

Publication Publication Date Title
EP0166272B1 (en) Processor bus access
US4821172A (en) Apparatus for controlling data transfer between storages
JP2978539B2 (ja) データ転送制御装置
JPH01277928A (ja) 印刷装置
US5481756A (en) DMA controller mailing auto-initialize halting unit
US6134642A (en) Direct memory access (DMA) data transfer requiring no processor DMA support
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
JPH0764886A (ja) シリアルインターフェイス装置を有する処理装置
JP2765267B2 (ja) ダイレクトメモリアクセス転送制御装置
JPH10133997A (ja) Dma制御装置
JP2586157B2 (ja) システム制御装置
JPS63118949A (ja) 情報処理装置
JP2522051B2 (ja) 制御装置
JPH02183342A (ja) 割込み制御装置
JPS63153635A (ja) デ−タ転送速度指定方式
JPH04369065A (ja) ダイレクトメモリアクセスコントローラ
JPH07146839A (ja) Dma回路
JPS61127025A (ja) 光デイスク制御装置
JPH0521458B2 (ja)
JPS6252900B2 (ja)
JPS6252342B2 (ja)
JPH06348644A (ja) Dma回路
JPS5837577B2 (ja) コモンバスホウシキオサイヨウシタデンシケイサンキ
JPH0322071A (ja) データ転送処理回路
JPS63245754A (ja) 情報処理システムの入出力制御方式