JPH04275430A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04275430A JPH04275430A JP3037120A JP3712091A JPH04275430A JP H04275430 A JPH04275430 A JP H04275430A JP 3037120 A JP3037120 A JP 3037120A JP 3712091 A JP3712091 A JP 3712091A JP H04275430 A JPH04275430 A JP H04275430A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- etching
- manufacturing
- positive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の多層配線技術や微細
配線技術の進歩は著しい。それに伴いフィールド絶縁膜
等の厚いシリコン酸化膜上に高融点金属やその化合物の
配線が用いられるようになった。しかし、高融点金属や
その化合物は堆積した膜の内部応力が大きく、シリコン
酸化膜の０．２μｍ程度の急な段差によっても断線が生
じる。このため、シリコン酸化膜をエッチングによりパ
ターニングするときに、角度４０度以下の低角度のテー
パーをつける必要がある。
配線技術の進歩は著しい。それに伴いフィールド絶縁膜
等の厚いシリコン酸化膜上に高融点金属やその化合物の
配線が用いられるようになった。しかし、高融点金属や
その化合物は堆積した膜の内部応力が大きく、シリコン
酸化膜の０．２μｍ程度の急な段差によっても断線が生
じる。このため、シリコン酸化膜をエッチングによりパ
ターニングするときに、角度４０度以下の低角度のテー
パーをつける必要がある。
【０００３】従来の半導体装置の製造方法によるテーパ
ー・エッチングは、酸化膜表面をイオン注入やＣＦ４
ガスのプラズマで荒らすことによってレジストとの密着
性を制御して行われていた。他には、シリコンの熱酸化
膜の上に、それよりもエッチング速度の速いＣＶＤ酸化
膜を堆積してテーパー・エッチングしていた。
ー・エッチングは、酸化膜表面をイオン注入やＣＦ４
ガスのプラズマで荒らすことによってレジストとの密着
性を制御して行われていた。他には、シリコンの熱酸化
膜の上に、それよりもエッチング速度の速いＣＶＤ酸化
膜を堆積してテーパー・エッチングしていた。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の方法によれば、酸化膜にかなりのダメージを与え耐電
圧不良が発生したり、製造工程数が増加し複雑化すると
いう問題があった。この発明の目的は、酸化膜に与える
ダメージを低減するとともに、製造工程数を増加させる
ことなく、酸化膜に低角度のテーパーをつけて微細加工
する半導体装置の製造方法を提供することである。
の方法によれば、酸化膜にかなりのダメージを与え耐電
圧不良が発生したり、製造工程数が増加し複雑化すると
いう問題があった。この発明の目的は、酸化膜に与える
ダメージを低減するとともに、製造工程数を増加させる
ことなく、酸化膜に低角度のテーパーをつけて微細加工
する半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、酸化膜上にレジストを塗布しパターニ
ングし、５０〜１００℃でポストベークを行った後、酸
化膜をエッチングするようにしている。請求項２記載の
半導体装置の製造方法は、酸化膜上をヘキサメチルジシ
ラザンで処理した後、酸化膜上にレジストを塗布しパタ
ーニングし、５０〜１００℃でポストベークを行った後
、酸化膜をエッチングするようにしている。
置の製造方法は、酸化膜上にレジストを塗布しパターニ
ングし、５０〜１００℃でポストベークを行った後、酸
化膜をエッチングするようにしている。請求項２記載の
半導体装置の製造方法は、酸化膜上をヘキサメチルジシ
ラザンで処理した後、酸化膜上にレジストを塗布しパタ
ーニングし、５０〜１００℃でポストベークを行った後
、酸化膜をエッチングするようにしている。
【０００６】請求項３記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法において、界面活
性剤を添加したエッチング液により酸化膜をエッチング
するようにしている。
請求項１記載の半導体装置の製造方法において、界面活
性剤を添加したエッチング液により酸化膜をエッチング
するようにしている。
【０００７】
【作用】この発明の方法によれば、ポストベークの温度
を５０〜１００℃でレジストと酸化膜との密着性を制御
し、酸化膜をエッチングするときにテーパー角度を調整
する。
を５０〜１００℃でレジストと酸化膜との密着性を制御
し、酸化膜をエッチングするときにテーパー角度を調整
する。
【０００８】
【実施例】〔第１の実施例〕この発明の第１の実施例を
図面に基づいて説明する。図１はこの発明の第１の実施
例の半導体装置の製造方法を示す工程順断面図である。
図面に基づいて説明する。図１はこの発明の第１の実施
例の半導体装置の製造方法を示す工程順断面図である。
【０００９】まず、５Ω・ｃｍのＰ型（１００）シリコ
ン基板１を１１００℃のウエット酸化することにより、
膜厚０．２〜１μｍの酸化膜（シリコン熱酸化膜）２を
得た（図１（ａ） ）。この酸化膜２の上にノボラック
樹脂とエチルセロソルブアセテートを含有したポジ型レ
ジスト３を膜厚１〜２μｍに塗布する（図１（ｂ） ）
。
ン基板１を１１００℃のウエット酸化することにより、
膜厚０．２〜１μｍの酸化膜（シリコン熱酸化膜）２を
得た（図１（ａ） ）。この酸化膜２の上にノボラック
樹脂とエチルセロソルブアセテートを含有したポジ型レ
ジスト３を膜厚１〜２μｍに塗布する（図１（ｂ） ）
。
【００１０】その後、ポジ型レジスト３をマスク合わせ
して露光し、現像により所望のパターンにパターニング
する（図１（ｃ） ）。この後、室温乾燥炉により５０
〜１００℃で３０分間程度の熱処理（ポストベーク）を
行う。つぎに、弗酸（４６％）対弗化アンモニウム（４
０％）を１対５に調合した薬液を用いて、酸化膜２のウ
エットエッチングを行いテーパーを形成する（図１（ｃ
） ）。このようにして形成されたテーパー部分の斜視
図を図３（ａ） に示す。
して露光し、現像により所望のパターンにパターニング
する（図１（ｃ） ）。この後、室温乾燥炉により５０
〜１００℃で３０分間程度の熱処理（ポストベーク）を
行う。つぎに、弗酸（４６％）対弗化アンモニウム（４
０％）を１対５に調合した薬液を用いて、酸化膜２のウ
エットエッチングを行いテーパーを形成する（図１（ｃ
） ）。このようにして形成されたテーパー部分の斜視
図を図３（ａ） に示す。
【００１１】さらに、このテーパーを形成した酸化膜２
上にスパッタ法によりタングステン膜（図示せず）を０
．３μｍ堆積して、このタングステン膜を微細加工した
後に４００〜１０００℃で熱処理しても断線等の発生は
なかった。なお、ポストベークを４０〜１５０℃で３０
分間行った場合に得られたポストベーク温度とテーパー
角度αとの関係を図２に示す。テーパー角度αは断面Ｓ
ＥＭ写真から測定したものである。
上にスパッタ法によりタングステン膜（図示せず）を０
．３μｍ堆積して、このタングステン膜を微細加工した
後に４００〜１０００℃で熱処理しても断線等の発生は
なかった。なお、ポストベークを４０〜１５０℃で３０
分間行った場合に得られたポストベーク温度とテーパー
角度αとの関係を図２に示す。テーパー角度αは断面Ｓ
ＥＭ写真から測定したものである。
【００１２】図２に示すように、ポストベーク温度が通
常行う１１０〜１５０℃ではテーパー角度αは４０〜６
０度に飽和し、また、５０℃より低い温度ではポジ型レ
ジスト３と酸化膜２の密着性が悪く、テーパー角度αの
ばらつきも大きく、ウエットエッチング中にポジ型レジ
スト３が剥離することがあった。すなわちこの実施例で
は、ポストベークを５０〜１００℃で行うことにより、
所望する低角度（４０度以下）のテーパーをつけて微細
加工ができた。また、従来の酸化膜のパターニング工程
と工程数も同じであり、プラズマやイオン注入を用いな
いため酸化膜２に与えるダメージも少ない。
常行う１１０〜１５０℃ではテーパー角度αは４０〜６
０度に飽和し、また、５０℃より低い温度ではポジ型レ
ジスト３と酸化膜２の密着性が悪く、テーパー角度αの
ばらつきも大きく、ウエットエッチング中にポジ型レジ
スト３が剥離することがあった。すなわちこの実施例で
は、ポストベークを５０〜１００℃で行うことにより、
所望する低角度（４０度以下）のテーパーをつけて微細
加工ができた。また、従来の酸化膜のパターニング工程
と工程数も同じであり、プラズマやイオン注入を用いな
いため酸化膜２に与えるダメージも少ない。
【００１３】なお、酸化膜２のウエットエッチングに用
いる薬液は、弗酸（４６％）の割合を多くするほどテー
パー角度αは大きくなり、テーパー角度αとエッチング
速度等の工程の時間的問題とを考慮すると、弗酸（４６
％）対弗化アンモニウム（４０％）は１対１から１対２
０程度の範囲がよい。 〔第２の実施例〕この発明の第２の実施例の半導体装置
の製造方法を説明する。
いる薬液は、弗酸（４６％）の割合を多くするほどテー
パー角度αは大きくなり、テーパー角度αとエッチング
速度等の工程の時間的問題とを考慮すると、弗酸（４６
％）対弗化アンモニウム（４０％）は１対１から１対２
０程度の範囲がよい。 〔第２の実施例〕この発明の第２の実施例の半導体装置
の製造方法を説明する。
【００１４】この第２の実施例の半導体装置の製造方法
は、第１の実施例における酸化膜２の上にポジ型レジス
ト３を塗布する前に、酸化膜２の表面を親水性から疏水
性にするためにヘキサメチルジシラザンで処理し、トリ
メチルシリル化するものであり、その後の工程は第１の
実施例と同じである。このようにこの実施例では、ポジ
型レジスト３を塗布する前に、酸化膜２の表面をヘキサ
メチルジシラザンで処理することにより、酸化膜２とポ
ジ型レジスト３との密着性がより向上し、テーパー角度
αのばらつきも±５度から±３度に減少し、より信頼性
の高いものとなった。その結果、最適なポストベーク温
度が高温側で１０℃低下でき９０℃になった。低温側は
安定性を考慮して５０℃とした。
は、第１の実施例における酸化膜２の上にポジ型レジス
ト３を塗布する前に、酸化膜２の表面を親水性から疏水
性にするためにヘキサメチルジシラザンで処理し、トリ
メチルシリル化するものであり、その後の工程は第１の
実施例と同じである。このようにこの実施例では、ポジ
型レジスト３を塗布する前に、酸化膜２の表面をヘキサ
メチルジシラザンで処理することにより、酸化膜２とポ
ジ型レジスト３との密着性がより向上し、テーパー角度
αのばらつきも±５度から±３度に減少し、より信頼性
の高いものとなった。その結果、最適なポストベーク温
度が高温側で１０℃低下でき９０℃になった。低温側は
安定性を考慮して５０℃とした。
【００１５】〔第３の実施例〕この発明の第３の実施例
の半導体装置の製造方法を説明する。この第３の実施例
の半導体装置の製造方法は、第１の実施例における酸化
膜２をウエットエッチングする工程において、薬液に界
面活性剤を添加するようにしたものであり、界面活性剤
には非イオン性のノイゲン類（ポリオキシエチレンアル
キルエーテル等）を用いて、これを第１の実施例で用い
た薬液に数滴混入した。その他の工程は第１の実施例と
同じである。
の半導体装置の製造方法を説明する。この第３の実施例
の半導体装置の製造方法は、第１の実施例における酸化
膜２をウエットエッチングする工程において、薬液に界
面活性剤を添加するようにしたものであり、界面活性剤
には非イオン性のノイゲン類（ポリオキシエチレンアル
キルエーテル等）を用いて、これを第１の実施例で用い
た薬液に数滴混入した。その他の工程は第１の実施例と
同じである。
【００１６】第１の実施例（図３（ａ） ）では酸化膜
２の非テーパー面Ａ１とテーパー面Ｂ１との交わりは直
線となるのに対して、この第３の実施例では、図３（ｂ
） に示すように、酸化膜２の非テーパー面Ａ２とテー
パー面Ｂ２とが緩やかな曲面で交わる。これは、界面活
性剤により薬液が第１の実施例より速い速度で酸化膜２
とポジ型レジスト３との間に浸透したためである。
２の非テーパー面Ａ１とテーパー面Ｂ１との交わりは直
線となるのに対して、この第３の実施例では、図３（ｂ
） に示すように、酸化膜２の非テーパー面Ａ２とテー
パー面Ｂ２とが緩やかな曲面で交わる。これは、界面活
性剤により薬液が第１の実施例より速い速度で酸化膜２
とポジ型レジスト３との間に浸透したためである。
【００１７】このようにこの実施例によれば、非テーパ
ー面Ａ２とテーパー面Ｂ２とが緩やかな曲面で交わるた
め、酸化膜２上に形成される配線（図示せず）の断線等
をより防止することができる。特に、微細コンタクト窓
のエッチングやタングステンＣＶＤ等によるメタライゼ
ーションの前処理に効果がある。
ー面Ａ２とテーパー面Ｂ２とが緩やかな曲面で交わるた
め、酸化膜２上に形成される配線（図示せず）の断線等
をより防止することができる。特に、微細コンタクト窓
のエッチングやタングステンＣＶＤ等によるメタライゼ
ーションの前処理に効果がある。
【００１８】なお、第１の実施例と比べてテーパー角度
αが１０〜１５度増加し、条件範囲は狭くなるが所望す
る４０度以下には形成できる。上記第１，第２および第
３の実施例では、酸化膜２としてシリコンの熱酸化膜を
用いたが、ＣＶＤ等による酸化膜を用いてもよい。
αが１０〜１５度増加し、条件範囲は狭くなるが所望す
る４０度以下には形成できる。上記第１，第２および第
３の実施例では、酸化膜２としてシリコンの熱酸化膜を
用いたが、ＣＶＤ等による酸化膜を用いてもよい。
【００１９】
【発明の効果】この発明の半導体装置の製造方法は、ポ
ストベークの温度を５０〜１００℃でレジストと酸化膜
との密着性を制御し、酸化膜をエッチングするときにテ
ーパー角度を調整するようにしてあるため、酸化膜に与
えるダメージを低減するとともに、製造工程数を増加さ
せることなく、酸化膜に低角度のテーパーをつけて微細
加工することができる。
ストベークの温度を５０〜１００℃でレジストと酸化膜
との密着性を制御し、酸化膜をエッチングするときにテ
ーパー角度を調整するようにしてあるため、酸化膜に与
えるダメージを低減するとともに、製造工程数を増加さ
せることなく、酸化膜に低角度のテーパーをつけて微細
加工することができる。
【００２０】また、酸化膜上にレジストを塗布する前に
、酸化膜上をヘキサメチルジシラザンで処理することに
より、レジストと酸化膜との密着性が向上し、テーパー
角度のばらつきもより減少して、より信頼性の高いもの
となる。また、界面活性剤を添加したエッチング液によ
り酸化膜をエッチングすることにより、エッチングされ
たテーパー面と非テーパー面との交わりを緩やかな曲面
とすることができる。
、酸化膜上をヘキサメチルジシラザンで処理することに
より、レジストと酸化膜との密着性が向上し、テーパー
角度のばらつきもより減少して、より信頼性の高いもの
となる。また、界面活性剤を添加したエッチング液によ
り酸化膜をエッチングすることにより、エッチングされ
たテーパー面と非テーパー面との交わりを緩やかな曲面
とすることができる。
【図１】この発明の第１の実施例の半導体装置の製造方
法を示す工程順断面図である。
法を示す工程順断面図である。
【図２】同実施例におけるポストベーク温度とテーパー
角度との関係図である。
角度との関係図である。
【図３】（ａ） は第１の実施例におけるテーパー部分
の斜視図、（ｂ）は第３の実施例におけるテーパー部分
の斜視図である。
の斜視図、（ｂ）は第３の実施例におけるテーパー部分
の斜視図である。
２ 酸化膜
３ ポジ型レジスト
Claims (3)
- 【請求項１】 酸化膜上にレジストを塗布しパターニ
ングする工程と、５０〜１００℃でポストベークを行う
工程と、前記酸化膜をエッチングする工程とを含む半導
体装置の製造方法。 - 【請求項２】 酸化膜上をヘキサメチルジシラザンで
処理する工程と、前記酸化膜上にレジストを塗布しパタ
ーニングする工程と、５０〜１００℃でポストベークを
行う工程と、前記酸化膜をエッチングする工程とを含む
半導体装置の製造方法。 - 【請求項３】 酸化膜をエッチングする工程において
、界面活性剤を添加したエッチング液により酸化膜をエ
ッチングすることを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037120A JPH04275430A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037120A JPH04275430A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275430A true JPH04275430A (ja) | 1992-10-01 |
Family
ID=12488743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3037120A Pending JPH04275430A (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275430A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033273A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2019057569A (ja) * | 2017-09-20 | 2019-04-11 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
| EP4369410A1 (en) * | 2022-11-11 | 2024-05-15 | Hunan San'An Semiconductor Co., Ltd | Semiconductor structure and method for manufacturing the semiconductor structure |
-
1991
- 1991-03-04 JP JP3037120A patent/JPH04275430A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033273A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2019057569A (ja) * | 2017-09-20 | 2019-04-11 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
| EP4369410A1 (en) * | 2022-11-11 | 2024-05-15 | Hunan San'An Semiconductor Co., Ltd | Semiconductor structure and method for manufacturing the semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60243284A (ja) | ベースを構造化するための乾式エツチング法 | |
| US4022930A (en) | Multilevel metallization for integrated circuits | |
| JPH04275430A (ja) | 半導体装置の製造方法 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPS59222945A (ja) | 半導体装置の製造方法 | |
| JPS6081840A (ja) | 半導体装置 | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| JPS599937A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5856421A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS6294937A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06268084A (ja) | 半導体装置の製造方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS5831523A (ja) | 半導体装置の製造方法 | |
| JPH03242937A (ja) | 半導体装置の製造方法 | |
| JPS61154125A (ja) | 半導体装置の製造方法 | |
| JPH01258443A (ja) | 半導体装置の製造方法 | |
| JPS58143529A (ja) | パタ−ン形成方法 | |
| JPH01169945A (ja) | 半導体装置の製造方法 |