JPH04276833A - 二重化プロセッサの系切替え方式 - Google Patents
二重化プロセッサの系切替え方式Info
- Publication number
- JPH04276833A JPH04276833A JP3038276A JP3827691A JPH04276833A JP H04276833 A JPH04276833 A JP H04276833A JP 3038276 A JP3038276 A JP 3038276A JP 3827691 A JP3827691 A JP 3827691A JP H04276833 A JPH04276833 A JP H04276833A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- information
- main memory
- standby
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は二重化されたデータ処理
装置の系切替え方式に関し、特にマルチプロセッサ構成
のデータ処理装置で、二つのプロセッサのそれぞれがメ
インメモリを接続して形成する二重化プロセッサの系切
替え方式に関する。
装置の系切替え方式に関し、特にマルチプロセッサ構成
のデータ処理装置で、二つのプロセッサのそれぞれがメ
インメモリを接続して形成する二重化プロセッサの系切
替え方式に関する。
【０００２】
【従来の技術】従来、この種の二重化プロセッサの系切
替え方式は、二重化プロセッサを同期動作させて各プロ
セッサのメインメモリへ同一内容を書き込む構成となっ
ていた。
替え方式は、二重化プロセッサを同期動作させて各プロ
セッサのメインメモリへ同一内容を書き込む構成となっ
ていた。
【０００３】
【発明が解決しようとする課題】上述した従来の二重化
プロセッサの系切替え方式は、二重化プロセッサを同期
動作させて各プロセッサのメインメモリへ同一内容を書
き込む構成となっているので、二つのプロセッサが同期
の確認、およびメインメモリの記憶情報の確認を随時実
施する必要があり、制御が複雑となるという問題点があ
った。
プロセッサの系切替え方式は、二重化プロセッサを同期
動作させて各プロセッサのメインメモリへ同一内容を書
き込む構成となっているので、二つのプロセッサが同期
の確認、およびメインメモリの記憶情報の確認を随時実
施する必要があり、制御が複雑となるという問題点があ
った。
【０００４】本発明の目的は、二つのプロセッサの一方
を稼働するとき他方を待機させる非同期動作とすること
により、上記問題点を解消する二重化プロセッサの系切
替え方式を提供することにある。
を稼働するとき他方を待機させる非同期動作とすること
により、上記問題点を解消する二重化プロセッサの系切
替え方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明による二重化プロ
セッサの系切替え方式は、二つのプロセッサのそれぞれ
がメインメモリを接続して二重化プロセッサを形成する
と共に一方を複数の二重化プロセッサと一つのプロセッ
サバスを共同し他方で共通のデータ回線に接続する構成
をもつ二重化プロセッサの系切替え方式において、一方
のプロセッサが接続するメインメモリを駆使して稼働中
、他方のプロセッサは待機状態にあり、系の切替え要求
が発生したとき、稼働中の前記プロセッサが前記プロセ
ッサバスおよび前記データ回線の制御情報の送受信およ
びデータ情報の受信を停止すると共に、待機中のプロセ
ッサへ情報停止を通知したのち、メインメモリの記憶情
報を取り出して待機中のプロセッサへ転送し、前記デー
タ回線およびプロセッサバスの情報送受信の停止解除の
通知を受信したとき、待機中状態である処理を実行する
一方、待機中の前記プロセッサが稼働中のプロセッサか
らプロセッサバスおよびデータ回線の情報停止通知を受
信したのち受信する転送情報を接続するメインメモリに
書き込み記憶してプロセッサバスおよびデータ回線の情
報の停止解除を通知すると共に稼働中状態の処理を実行
する。
セッサの系切替え方式は、二つのプロセッサのそれぞれ
がメインメモリを接続して二重化プロセッサを形成する
と共に一方を複数の二重化プロセッサと一つのプロセッ
サバスを共同し他方で共通のデータ回線に接続する構成
をもつ二重化プロセッサの系切替え方式において、一方
のプロセッサが接続するメインメモリを駆使して稼働中
、他方のプロセッサは待機状態にあり、系の切替え要求
が発生したとき、稼働中の前記プロセッサが前記プロセ
ッサバスおよび前記データ回線の制御情報の送受信およ
びデータ情報の受信を停止すると共に、待機中のプロセ
ッサへ情報停止を通知したのち、メインメモリの記憶情
報を取り出して待機中のプロセッサへ転送し、前記デー
タ回線およびプロセッサバスの情報送受信の停止解除の
通知を受信したとき、待機中状態である処理を実行する
一方、待機中の前記プロセッサが稼働中のプロセッサか
らプロセッサバスおよびデータ回線の情報停止通知を受
信したのち受信する転送情報を接続するメインメモリに
書き込み記憶してプロセッサバスおよびデータ回線の情
報の停止解除を通知すると共に稼働中状態の処理を実行
する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の二重化プロセッサの系切替え方式の
一実施例を示すフローチャートであり、図２はマルチプ
ロセッサ構成のデータ処理装置の一例を示すブロック構
成図である。
る。図１は本発明の二重化プロセッサの系切替え方式の
一実施例を示すフローチャートであり、図２はマルチプ
ロセッサ構成のデータ処理装置の一例を示すブロック構
成図である。
【０００７】まず、図２に示すように、二重化プロセッ
サ１０は二つのプロセッサ（Ａ）１１とプロセッサ（Ｂ
）１２とを有し、プロセッサ（Ａ）１１がメインメモリ
（Ａ）１３、プロセッサ（Ｂ）１２がメインメモリ（Ｂ
）１４をそれぞれ接続する。プロセッサ（Ａ）１１・（
Ｂ）１２のそれぞれは、マスタープロセッサ２０および
他の複数の二重化プロセッサとプロセッサバス３１を介
して接続し、一つのマルチプロセッサ構成のデータ処理
装置を形成する。
サ１０は二つのプロセッサ（Ａ）１１とプロセッサ（Ｂ
）１２とを有し、プロセッサ（Ａ）１１がメインメモリ
（Ａ）１３、プロセッサ（Ｂ）１２がメインメモリ（Ｂ
）１４をそれぞれ接続する。プロセッサ（Ａ）１１・（
Ｂ）１２のそれぞれは、マスタープロセッサ２０および
他の複数の二重化プロセッサとプロセッサバス３１を介
して接続し、一つのマルチプロセッサ構成のデータ処理
装置を形成する。
【０００８】入出力データはデータ回線３２から二重化
プロセッサ１０を介してプロセッサバス３１に入出力す
るが、プロセッサ（Ａ）１１、（Ｂ）１２は何れか一方
が稼働中のとき、他方が待機中となる非同期、待機方式
をとる。
プロセッサ１０を介してプロセッサバス３１に入出力す
るが、プロセッサ（Ａ）１１、（Ｂ）１２は何れか一方
が稼働中のとき、他方が待機中となる非同期、待機方式
をとる。
【０００９】次に、図１に図２を併せ参照して本発明に
ついて説明する。まず、プロセッサ（Ａ）１１が稼働中
で、プロセッサ（Ｂ）１２が待機中とする。
ついて説明する。まず、プロセッサ（Ａ）１１が稼働中
で、プロセッサ（Ｂ）１２が待機中とする。
【００１０】二重化プロセッサ１０で系の切替え要求（
１０１）が発生したとき、稼働中のプロセッサ（Ａ）１
１はデータを送受信するデータ回線３２の回線制御情報
の授受を停止（１０２）するとともに、プロセッサバス
３１からのデータ受信の停止を、各プロセッサに対して
プロセッサバス３１を介して通知（１０３）する。この
停止通知にもとづきプロセッサ（Ａ）１１はプロセッサ
バス３１のバス制御情報の送受信を一時停止し、次いで
メインメモリ（Ａ）１３から記憶情報を取り出し、プロ
セッサバス３１を介して、待機中のプロセッサ（Ｂ）１
２へ転送（１０５）したのち、プロセッサバス３１の情
報受信も解除する。
１０１）が発生したとき、稼働中のプロセッサ（Ａ）１
１はデータを送受信するデータ回線３２の回線制御情報
の授受を停止（１０２）するとともに、プロセッサバス
３１からのデータ受信の停止を、各プロセッサに対して
プロセッサバス３１を介して通知（１０３）する。この
停止通知にもとづきプロセッサ（Ａ）１１はプロセッサ
バス３１のバス制御情報の送受信を一時停止し、次いで
メインメモリ（Ａ）１３から記憶情報を取り出し、プロ
セッサバス３１を介して、待機中のプロセッサ（Ｂ）１
２へ転送（１０５）したのち、プロセッサバス３１の情
報受信も解除する。
【００１１】手順１０５により、プロセッサ（Ａ）１１
はプロセッサ（Ｂ）１２から解除通知を待ち、この解除
通知の受信により、待機中状態（１０６）に切替える。
はプロセッサ（Ｂ）１２から解除通知を待ち、この解除
通知の受信により、待機中状態（１０６）に切替える。
【００１２】一方、待機中の状態（１２１）にあったプ
ロセッサ（Ｂ）１２は、プロセッサ（Ａ）１１から停止
通知を受けて、データ回線３２の回線制御情報の停止と
、プロセッサバス３１のデータ発信の停止を実行してメ
インメモリの転送を待つ。
ロセッサ（Ｂ）１２は、プロセッサ（Ａ）１１から停止
通知を受けて、データ回線３２の回線制御情報の停止と
、プロセッサバス３１のデータ発信の停止を実行してメ
インメモリの転送を待つ。
【００１３】プロセッサ（Ｂ）１２は、プロセッサ（Ａ
）１１からメインメモリ（Ａ）１３の記憶情報、すなわ
ち回線制御情報、回線受信キュー、回線送信キュー、バ
ス制御情報、バス受信キュー、バス送信キュー、データ
バッファ等の内容をプロセッサバス３１を介し、切替え
の制御情報として転送を受け、メインメモリ（Ｂ）１４
に記憶（１２３）する。
）１１からメインメモリ（Ａ）１３の記憶情報、すなわ
ち回線制御情報、回線受信キュー、回線送信キュー、バ
ス制御情報、バス受信キュー、バス送信キュー、データ
バッファ等の内容をプロセッサバス３１を介し、切替え
の制御情報として転送を受け、メインメモリ（Ｂ）１４
に記憶（１２３）する。
【００１４】手順１２３で転送情報の記憶が終了したと
き、プロセッサ（Ｂ）１２はデータ回線３２およびプロ
セッサ３１の情報停止を解除すると共に、この解除を各
プロセッサに通知し（１２４）し、稼働実行状態（１２
５）となる。
き、プロセッサ（Ｂ）１２はデータ回線３２およびプロ
セッサ３１の情報停止を解除すると共に、この解除を各
プロセッサに通知し（１２４）し、稼働実行状態（１２
５）となる。
【００１５】
【発明の効果】以上説明したように、本発明は二重化プ
ロセッサの一方を稼働中にするとき他方を待機中とし、
系の切替え要求が発生したとき、稼働中のプロセッサが
接続するメインメモリの内容を待機中のプロセッサへ転
送して待機中プロセッサが接続するメインメモリへ書き
込んだのち、待機中のプロセッサを稼働させ、稼働して
いたプロセッサを待機中に、切替える非同期動作にする
ことにより、二重化プロセッサの二つのプロセッサの同
期確認および二つのメインメモリの記憶情報の一致確認
など、複雑な動作を不要とする効果がある。
ロセッサの一方を稼働中にするとき他方を待機中とし、
系の切替え要求が発生したとき、稼働中のプロセッサが
接続するメインメモリの内容を待機中のプロセッサへ転
送して待機中プロセッサが接続するメインメモリへ書き
込んだのち、待機中のプロセッサを稼働させ、稼働して
いたプロセッサを待機中に、切替える非同期動作にする
ことにより、二重化プロセッサの二つのプロセッサの同
期確認および二つのメインメモリの記憶情報の一致確認
など、複雑な動作を不要とする効果がある。
【図１】本発明の二重化プロセッサの系切替え方式の一
実施例を示すフローチャートである。
実施例を示すフローチャートである。
【図２】マルチプロセッサ構成のデータ処理装置の一例
を示すブロック構成図である。
を示すブロック構成図である。
１０ 二重化プロセッサ
１１，１２ プロセッサ
１３，１４ メインメモリ
３１ プロセッサバス
３２ データ回線
Claims (1)
- 【請求項１】 二つのプロセッサのそれぞれがメイン
メモリを接続して二重化プロセッサを形成すると共に一
方を複数の二重化プロセッサと一つのプロセッサバスを
共同し他方で共通のデータ回線に接続する構成をもつ二
重化プロセッサの系切替え方式において、一方のプロセ
ッサが接続するメインメモリを駆使して稼働中、他方の
プロセッサは待機状態にあり、系の切替え要求が発生し
たとき、稼働中の前記プロセッサが前記プロセッサバス
および前記データ回線の制御情報の送受信およびデータ
情報の受信を停止すると共に、待機中のプロセッサへ情
報停止を通知したのち、メインメモリの記憶情報を取り
出して待機中のプロセッサへ転送し、前記データ回線お
よびプロセッサバスの情報送受信の停止解除の通知を受
信したとき、待機中状態である処理を実行する一方、待
機中の前記プロセッサが稼働中のプロセッサからプロセ
ッサバスおよびデータ回線の情報停止通知を受信したの
ち受信する転送情報を接続するメインメモリに書き込み
記憶してプロセッサバスおよびデータ回線の情報の停止
解除を通知すると共に稼働中状態の処理を実行すること
を特徴とする二重化プロセッサの系切替え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038276A JPH04276833A (ja) | 1991-03-05 | 1991-03-05 | 二重化プロセッサの系切替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038276A JPH04276833A (ja) | 1991-03-05 | 1991-03-05 | 二重化プロセッサの系切替え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04276833A true JPH04276833A (ja) | 1992-10-01 |
Family
ID=12520790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038276A Pending JPH04276833A (ja) | 1991-03-05 | 1991-03-05 | 二重化プロセッサの系切替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04276833A (ja) |
-
1991
- 1991-03-05 JP JP3038276A patent/JPH04276833A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027843B2 (ja) | バススヌ−プ方法 | |
| US5222219A (en) | Pipeline computer system having write order preservation | |
| JPH04276833A (ja) | 二重化プロセッサの系切替え方式 | |
| JP2906197B2 (ja) | 二重化バス装置 | |
| JPH0223060B2 (ja) | ||
| JP2511542B2 (ja) | 情報処理システム | |
| JPH05257903A (ja) | マルチプロセッサシステム | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JP2565301B2 (ja) | メモリコピー回路 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| KR20020033254A (ko) | 이중화 프로세서의 흐름 제어장치 및 방법 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH07160655A (ja) | メモリアクセス方式 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH03148737A (ja) | ２重化メモリ装置のメモリデータ一致制御方式 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH01248261A (ja) | デュアルポートメモリにおけるメモリアクセス制御回路 | |
| JPS63268056A (ja) | バス変換装置 | |
| JPH06139186A (ja) | バス制御方式 | |
| JPH03130836A (ja) | ２重化装置および方法 | |
| JPS62217329A (ja) | マルチシステムにおけるバツクアツプ方式 | |
| JPS58121468A (ja) | マルチプロセツサ装置 | |
| JPS6134654A (ja) | バスマスタ制御装置 | |
| JPH02277142A (ja) | 二重系計算機システム | |
| JPH04264648A (ja) | 入出力処理装置 |