JPH04278574A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、高信頼性金属配線を持
つ半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体集積回路の高密度化，高速化は主
として素子の微細化によって実現されている。素子の微
細化に伴って大きな問題になってきたものとして、金属
配線の信頼性がある。半導体装置の微細化した金属配線
の不良発生モードは大きく二つに分けられる。一つはエ
レクトロマイグレーションであり、他の一つはストレス
マイグレーションである。

【０００３】エレクトロマイグレーションは、金属配線
中の電流密度が増加するために生じる不良である。金属
配線の幅の微細化に伴って、配線中の電流密度はますま
す高くなる傾向にある。エレクトロマイグレーション不
良による配線の寿命は、電流密度の２乗に比例すること
から、例えば膜厚が変わらないで配線幅が１／２になる
と、電流密度は２倍になり、配線寿命は１／４に低下し
てしまう。

【０００４】ストレスマイグレーションは、配線に引張
り応力が加わるために生じるクリープ破壊モードである
。引張り応力は、配線を保護するための絶縁膜と配線金
属の熱膨脹係数の差が原因になっており、これも配線幅
の微細化に伴って大きくなる傾向にある。半導体装置の
配線として多用されているＡｌ　配線の場合、配線幅が
１／２になると加わる応力はほぼ２倍になる。このスト
レスマイグレーションによる配線寿命は、配線幅のｎ乗
に比例することから、配線幅の微細化は大きな配線寿命
の低下をもたらしている。

【０００５】従来より、半導体装置の配線にＡｌ　配線
が多用されているのは、成膜および加工の容易さ、低抵
抗性、基板シリコンとのコンタクト形成の容易さ等の優
れた特性を有するためである。しかしながら、Ａｌ　配
線は、その低融点性のため原子移動の活性化エネルギー
が小さく、上述のエレクトロマイグレーションやストレ
スマイグレーションに対する耐性が小さい。

【０００６】この様な素子の微細化に伴うＡｌ　配線の
信頼性低下に対して、幾つかの対策が提案されている。 その代表的なものは、Ａｌ　中にＣｕ，Ｔｉ　，Ｍｇ　
，Ｈｆ　，Ｂ等の添加物を入れて合金配線とすることで
ある。最近では、Ａｌ　膜の下にＴｉ　Ｎ，Ｔｉ　Ｗ等
の所謂バリア金属膜を設けた積層金属配線とすることも
行われている。また、Ａｌ　膜の粒子を大きくするレー
ザアニール法、ラピッドサーマルアニール法や、高温バ
イアススパッタ成膜法等も提案されている。

【０００７】これらのＡｌ　配線高信頼性対策はある程
度効果を上げている。しかしながら、配線幅が０．５μ
ｍ　或いはそれ以下となる今後の集積回路では、Ａｌ　
配線の電流密度はさらに増大するので、これまでの信頼
性対策では不十分になる。そこで、Ａｌ　配線の究極的
な信頼性対策として、Ａｌ　膜の単結晶化が提案されて
いる。配線故障の原因である粒界を完全に無くした単結
晶金属膜を配線にすると、信頼性が大きく向上すること
は確認されている。

【０００８】しかしながら、現状では単結晶Ａｌ　膜は
単結晶基板上にしか成長していない。例えば、（１１１
）単結晶シリコン基板上に、イオンクラスタービーム法
、ＣＶＤ法、スパッタ法等を利用して面方位（１１１）
の単結晶Ａｌ　膜が形成できることは、本発明者も確認
している。半導体装置の配線は、コンタクト部を除き大
部分は非晶質の絶縁膜上に形成されるから、上述のよう
な成膜法では多結晶のＡｌ膜しか成長しないのが現状で
ある。

【０００９】

【発明が解決しようとする課題】以上のように、ますま
す素子が微細化する半導体装置では金属配線の信頼性が
大きな問題になっている。本発明は、高信頼性金属配線
を持つ半導体装置の製造方法を提供することを目的とす
る。 ［発明の構成］

【００１０】

【課題を解決するための手段】本発明の第１の方法は、
第１の基板に半導体素子を形成し、素子形成された第１
の基板上を素子の端子層に対するコンタクト導体が表面
に露出した状態で平坦化する。一方素子形成された第１
の基板と別に、単結晶からなる第２の基板上に単結晶金
属膜を形成したものを用意する。そしてこれらの第１，
第２の基板を、第２の基板上の単結晶金属膜が第１の基
板のコンタクト導体に接続されるように貼り合わせた後
、第２の基板を除去することにより、単結晶金属配線を
形成する。

【００１１】ここで、単結晶金属膜は第１，第２の基板
を貼り合わせて第２の基板を除去した後に配線としてパ
ターニングしてもよいし、基板貼り合わせ前にあらかじ
めパターニングしてもよい。

【００１２】本発明の第２の方法は、上述した基本プロ
セスに加えて、第１，第２の基板の貼り合わせに先立っ
て、第１の基板上のコンタクト導体面または第２の基板
の単結晶金属膜表面の少なくとも一方に不活性な導体膜
を形成する工程を有する。

【００１３】

【作用】本発明によれば、現状で可能な単結晶金属膜形
成の技術を利用して、現状では不可能な非晶質膜上への
単結晶金属配線を形成することができる。これにより、
耐エレクトロマイグレーション，耐ストレスマイグレー
ションの優れた金属配線を持つ半導体装置を実現するこ
とができる。

【００１４】

【実施例】以下、図面を参照しながら実施例を説明する
。図１〜図３は本発明の一実施例の半導体装置の製造工
程である。

【００１５】図１（ａ）　に示すように、第１の基板と
して例えばシリコン基板１を用い、通常の工程にしたが
って所望の素子を形成する。図の場合まず、フィールド
酸化膜２を形成し、フィールド酸化膜２で囲まれた領域
にゲート絶縁膜３を介して多結晶シリコンからなるゲー
ト電極４を形成し、このゲート電極４に自己整合された
ソース，ドレイン拡散層５１　，５２　を形成している
。素子形成された基板上は、ＣＶＤ絶縁膜６により表面
が平坦になるように覆う。

【００１６】そしてＣＶＤ絶縁膜６にソース，ドレイン
のコンタクト孔を開けて、ここにコンタクト導体７（７
１　，７２　）を埋め込む。コンタクト導体７は例えば
、選択ＣＶＤ法によるタングステン（Ｗ）等の金属であ
る。 コンタクト導体７が埋め込まれた状態で、好ましくはそ
の表面を十分平坦かつ平滑になるように研磨する。

【００１７】一方、図１（ｂ）　に示すように、素子形
成用の第１の基板とは別に、第２の基板として鏡面研磨
された（１１１）単結晶シリコン基板８を用意し、この
シリコン基板８の研磨面にスパッタ法で単結晶Ａｌ　膜
９を形成しておく。そしてこれら二つの基板を、図のよ
うに対向させて密着させ、コンタクト導体７と単結晶Ａ
ｌ　膜９が接続されるように貼り合わせる。この基板貼
り合わせは、シリコン基板同士の直接接着技術として知
られている方法と同じであり、密着後例えば４００℃程
度の熱処理を行うことにより、十分な強度で接着する。

【００１８】その後、図（ｃ）　に示すように、シリコ
ン基板８をエッチング除去する。このとき素子形成され
たシリコン基板１がエッチングされないように、保護す
ることが必要である。これにより、非晶質の絶縁膜６上
に単結晶Ａｌ　膜９が配設された状態が得られる。

【００１９】この後通常のフォトリソグラフィ工程を経
て、Ａｌ　膜９をパターニングして、図２（ａ）　に示
すように所定の配線９１　，９２を形成する。この実施
例では、更に第２層Ａｌ　配線をも同様にして形成する
。

【００２０】すなわち図２（ｂ）　に示すように、Ａｌ
　配線９が形成された面をＣＶＤ絶縁膜１０により表面
が平坦になるように覆い、これにスルーホールを開けて
、配線間を接続するためのコンタクト導体１１を埋め込
む。これも例えば、タングステンの選択ＣＶＤによる。 コンタクト導体１１が埋め込まれた基板表面は、好まし
くは研磨して十分に平坦かつ平滑な状態とする。

【００２１】そして、図２（ｃ）　に示すように、第１
層目の場合と同様に単結晶シリコン基板１２に単結晶Ａ
ｌ　膜１３を形成したものを用意し、これを平坦化され
た素子基板に貼り合わせる。

【００２２】その後図３（ａ）　に示すようにシリコン
基板１２をエッチング除去し、残されたＡｌ　膜１３を
パターニングして、図３（ｂ）　に示すように第２層目
のＡｌ　配線を形成する。

【００２３】以上のようにしてこの実施例では、貼り合
わせによる単結晶Ａｌ配線を形成することにより、耐エ
レクトロマイグレーション、耐ストレスマイグレーショ
ンに優れた金属配線を持つ半導体装置が得られる。

【００２４】なお実施例では、基板貼り合わせを行い、
シリコン基板８をエッチング除去した後にＡｌ　膜９の
パターニングを行ったが、貼り合わせ前にＡｌ　膜９を
パターニングしてもよい。そしてこの場合、貼り合わせ
の強度を十分なものとするために、パターン形成された
Ａｌ　膜配線の間をＣＶＤ絶縁膜等によって埋めて平坦
化することも有効である。

【００２５】また実施例では、単結晶Ａｌ　膜を形成す
る単結晶基板としてシリコンを用いたが、その他Ｃａ　
Ｆ２　やサファイア等の単結晶基板を用いることも出来
る。更にこの様な単結晶基板上の単結晶金属膜として、
Ａｌ　膜の他に、Ｃｕ　，Ａｕ　，Ａｇ　，Ｗ，Ｍｏ　
等の単結晶膜を形成することができる。これら単結晶金
属膜の形成法として、スパッタ法の他、イオンクラスタ
ービーム法、ＣＶＤ法等を利用することができる。

【００２６】図４〜図６は、本発明の別の実施例の半導
体装置の製造工程である。この実施例では、貼り合わせ
による金属配線のコンタクト抵抗を十分に低いものとす
る考慮を払っている。先の実施例と対応する部分には先
の実施例と同一符号を付して詳細な説明は省略する。

【００２７】図４（ａ）　に示すように、先の実施例と
同様の工程で素子形成して、コンタクト導体７が露出し
た状態で平坦化した基板に、不活性な導体膜として例え
ば、ＲＵＯ２　等の導電性酸化膜２１１　を形成する。

【００２８】一方、図４（ｂ）　に示すように、素子基
板と別に単結晶シリコン基板８に単結晶Ａｌ　膜９を形
成したものを用意するが、この実施例では、このＡｌ　
膜９の表面にもＲｕ　Ｏ２　膜等の導電性酸化膜２１２
　を形成しておく。この導電性酸化膜２１２は、Ａｌ　
膜９の形成と同じスパッタ装置内で、真空を破ることな
く、Ａｌ　膜９の形成に引続いてスパッタにより形成す
る。これにより、Ａｌ　膜９の表面は自然酸化膜が形成
されることなく、導電性酸化膜２１２　で覆われた状態
が得られる。

【００２９】そしてこれらの基板を先の実施例と同様に
貼り合わせ、シリコン基板８をエッチング除去すること
により、図４（ｃ）　に示すようにＡｌ　膜９が全面に
形成された素子基板が得られる。その後、Ａｌ　膜９お
よび導電性酸化膜２１をパターニングして、図５（ａ）
　に示すようにＡｌ　配線９１　，９２　を形成する。

【００３０】さらに先の実施例と同様に２層Ａｌ　配線
を形成する場合には、図５（ｂ）　に示すように平坦化
をする。そして、図５（ｃ）　に示すように、別の単結
晶シリコン基板１２に単結晶Ａｌ　膜１３を形成し、そ
の表面に導電性酸化膜２２２　を形成したものを用意す
る。平坦化した基板上にも、同様に導電性酸化膜２２１
　を形成しておき、これらの基板を図のように対向させ
て、第１層目Ａｌ　の場合と同様に貼り合わせる。

【００３１】その後、図６（ａ）　に示すように、シリ
コン基板１２をエッチング除去し、続いてＡｌ　膜１３
および導電性酸化膜２２をパターニングして、図５（ｂ
）　に示すように第２層目配線を形成する。

【００３２】この実施例によっても、先の実施例と同様
に、高信頼性金属配線を持つ半導体装置が得られる。ま
たこの実施例では、貼り合わせる基板の金属面に導電性
酸化膜を形成しているため、貼り合わせの処理工程で配
線金属やコンタクト導体が酸化されてコンタクト導通不
良やコンタクト抵抗の増大が生じることが防止される。 特にＡｌ　膜は、空気中に晒すことにより容易に自然酸
化膜が形成される。したがって貼り合わせた時に、コン
タクト導体の間で十分なコンタクトがとれなくなるおそ
れがあるが、この実施例ではこの様な事態が防止できる
。

【００３３】実施例では、Ａｌ　膜を形成した基板と素
子基板の双方に導電性酸化膜を形成したが、いずれか一
方のみであってもよい。すなわち抵抗の高い自然酸化膜
が形成されやすい方の基板に、自然酸化膜の形成を防止
する導電性酸化膜を形成すれば、効果がある。導電性酸
化膜の他、不活性で容易には酸化されない金属等の導体
膜を用いることも可能である。また、単結晶金属膜やこ
れを形成するための単結晶基板として、先の実施例と同
様に他の材料を用いることができる。

【００３４】

【発明の効果】以上述べたように本発明によれば、基板
貼り合わせ技術を利用することによって、耐エレクトロ
マイグレーションおよび耐ストレスマイグレーション特
性に優れた単結晶金属配線を持つ半導体装置を得ること
ができる。

【図面の簡単な説明】

【図１】本発明一実施例に係る半導体装置の製造工程を
示す図。

【図２】同実施例の製造工程を示す図。

【図３】同実施例の製造工程を示す図。

【図４】本発明の他の実施例の半導体装置の製造工程を
示す図。

【図５】同実施例の製造工程を示す図。

【図６】同実施例の製造工程を示す図。

【符号の説明】

１…単結晶シリコン基板（第１の基板）、２…フィール
ド酸化膜、 ３…ゲート絶縁膜、 ４…ゲート電極、 ５１　，５２　…ソース，ドレイン拡散層、６…ＣＶＤ
絶縁膜、 ７…コンタクト導体、 ８…単結晶シリコン基板（第２の基板）、９…単結晶Ａ
ｌ　膜、 １０…ＣＶＤ絶縁膜、 １１…コンタクト導体、 １２…単結晶シリコン基板、 １３…単結晶Ａｌ　膜、 ２１，２２…導電性酸化膜（不活性導体膜）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１の基板に所望の半導体素子を形成する
   工程と、素子形成された前記第１の基板を、前記素子の
   端子層に対するコンタクト導体を表面に露出させた状態
   で平坦化する工程と、単結晶からなる第２の基板上に単
   結晶金属膜を形成する工程と、前記単結晶金属膜が前記
   コンタクト導体に接続されるように前記第１，第２の基
   板を貼り合わせる工程と、前記第２の基板を除去して前
   記単結晶金属膜を配線として残す工程とを備えたことを
   特徴とする半導体装置の製造方法。
2. 【請求項２】第１の基板に所望の素子を形成する工程と
   、素子形成された前記第１の基板を、前記素子の端子層
   に対するコンタクト導体を表面に露出させた状態で平坦
   化する工程と、単結晶からなる第２の基板上に単結晶金
   属膜を形成する工程と、前記単結晶金属膜の表面または
   前記コンタクト導体の表面の少なくとも一方に不活性な
   導体膜を形成した後、この導体膜を介して前記単結晶金
   属膜が前記コンタクト導体に接続されるように前記第１
   ，第２の基板を貼り合わせる工程と、前記第２の基板を
   除去して前記単結晶金属膜を配線として残す工程とを備
   えたことを特徴とする半導体装置の製造方法。