JPH0228253B2 - - Google Patents
Info
- Publication number
- JPH0228253B2 JPH0228253B2 JP58223566A JP22356683A JPH0228253B2 JP H0228253 B2 JPH0228253 B2 JP H0228253B2 JP 58223566 A JP58223566 A JP 58223566A JP 22356683 A JP22356683 A JP 22356683A JP H0228253 B2 JPH0228253 B2 JP H0228253B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- metal
- film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、集積回路などの半導体装置の製造
方法に係わり、特に配線層が二層またはこれ以上
におよぶ多層配線構造の形成方法に関する。
方法に係わり、特に配線層が二層またはこれ以上
におよぶ多層配線構造の形成方法に関する。
［発明の技術的背景とその問題点］
従来多層配線を形成する方法として、一般に第
１図に示す様に半導体素子を形成した基板１１上
に絶縁膜１２を介して第１層目の配線層１３，１
３1，１３2を形成した後、絶縁膜１４を被着し、
該絶縁膜１４に接続孔（スルーホール）を形成し
て、第２層目の配線層１５を形成する方法が用い
られている。シリコン集積回路の如き半導体装置
の配線金属としては、通常スパツタリング方法に
より被着したAlあるいはAlを主成分とする合金
が用いられている。
１図に示す様に半導体素子を形成した基板１１上
に絶縁膜１２を介して第１層目の配線層１３，１
３1，１３2を形成した後、絶縁膜１４を被着し、
該絶縁膜１４に接続孔（スルーホール）を形成し
て、第２層目の配線層１５を形成する方法が用い
られている。シリコン集積回路の如き半導体装置
の配線金属としては、通常スパツタリング方法に
より被着したAlあるいはAlを主成分とする合金
が用いられている。
しかし、半導体装置の高密度化が進み、多層配
線が微細化するにつれてエレクトロマイグレーシ
ヨンによる配線の断線が問題となつている。特
に、多層配線の微細化においては、配線層間を接
続するためのスルーホールを微細化する必要があ
り、このため異方性ドライエツチングが用いられ
るようになり、スルーホールが必然的に急峻な深
い穴となる。この結果スパツタリング法で被着し
たAl膜では、いわゆるシヤドウイングのために
被覆性が著しく悪くなり、電気的導通がとれなか
つたり、エレクトロマイグレーシヨンによる断線
が短時間で生ずるなどの問題があつた。
線が微細化するにつれてエレクトロマイグレーシ
ヨンによる配線の断線が問題となつている。特
に、多層配線の微細化においては、配線層間を接
続するためのスルーホールを微細化する必要があ
り、このため異方性ドライエツチングが用いられ
るようになり、スルーホールが必然的に急峻な深
い穴となる。この結果スパツタリング法で被着し
たAl膜では、いわゆるシヤドウイングのために
被覆性が著しく悪くなり、電気的導通がとれなか
つたり、エレクトロマイグレーシヨンによる断線
が短時間で生ずるなどの問題があつた。
このような問題を解決するために、第２図に示
すように、絶縁膜１４に形成したスルーホール内
に選択的に金属膜１６を埋込んでから第２層目の
配線層１５を形成する方法が考えられている。こ
のような金属膜１６の埋込みは、金属ハロゲン化
物ガスを用いた選択気相成長法により可能であ
る。例えばWF6ガスを用いたＷ膜の選択成長法
が注目されている。
すように、絶縁膜１４に形成したスルーホール内
に選択的に金属膜１６を埋込んでから第２層目の
配線層１５を形成する方法が考えられている。こ
のような金属膜１６の埋込みは、金属ハロゲン化
物ガスを用いた選択気相成長法により可能であ
る。例えばWF6ガスを用いたＷ膜の選択成長法
が注目されている。
この方法を用いれば、スルーホールの段差を減
らすことにより、配線の断切れやエレクトロマイ
グレーシヨンによる断線を防止することができ
る。
らすことにより、配線の断切れやエレクトロマイ
グレーシヨンによる断線を防止することができ
る。
ところがこの方法においては、配線層間の接触
抵抗が高いという別の問題がある。例えば第１層
配線をAl配線とし、この上を絶縁膜でおおつて
スルーホールをあけた後、基板温度約350℃、反
応室内圧力約10-2Torrに設定してWF6ガスによ
るＷ膜の選択成長を行うと、成長初期において
AlとWF6ガスとの反応によつて抵抗の高いAlの
フツ化物が生成される。このフツ化物は蒸気圧が
低いために、成長するＷ膜とAl配線との間に残
される。その結果、第１層Al配線と第２層Al配
線の接触抵抗は１×10-7Ω・cm2程度となり、Al配
線同志が直接接触した場合に比べて約２桁も高い
接触抵孔値を示すことになる。このことは、特に
微細配線構造とした場合の素子の高速動作を妨げ
る限因となる。
抵抗が高いという別の問題がある。例えば第１層
配線をAl配線とし、この上を絶縁膜でおおつて
スルーホールをあけた後、基板温度約350℃、反
応室内圧力約10-2Torrに設定してWF6ガスによ
るＷ膜の選択成長を行うと、成長初期において
AlとWF6ガスとの反応によつて抵抗の高いAlの
フツ化物が生成される。このフツ化物は蒸気圧が
低いために、成長するＷ膜とAl配線との間に残
される。その結果、第１層Al配線と第２層Al配
線の接触抵抗は１×10-7Ω・cm2程度となり、Al配
線同志が直接接触した場合に比べて約２桁も高い
接触抵孔値を示すことになる。このことは、特に
微細配線構造とした場合の素子の高速動作を妨げ
る限因となる。
［発明の目的］
本発明の目的は、微細なスルーホールに対して
も断線のない高い信頼性を有する多層配線を十分
に低い層間接触抵抗をもつて実現しうる半導体装
置の製造方法を提供することにある。
も断線のない高い信頼性を有する多層配線を十分
に低い層間接触抵抗をもつて実現しうる半導体装
置の製造方法を提供することにある。
［発明の概要］
本発明は、下地配線層上の絶縁膜に設けられた
スルーホール内部に金属ハロゲン化物ガスを用い
た気相成長法により金属膜を選択的に成長させる
に当つて、下地配線層表面部を金属またはその化
合物とし、かつ少くとも初期条件として、反応室
内圧力を前記接続孔に露出する下地配線層の表面
部の金属と金属ハロゲン化物ガスとの反応により
生じるハロゲン化物の蒸気圧に比べて低く設定し
たことを特徴とする。
スルーホール内部に金属ハロゲン化物ガスを用い
た気相成長法により金属膜を選択的に成長させる
に当つて、下地配線層表面部を金属またはその化
合物とし、かつ少くとも初期条件として、反応室
内圧力を前記接続孔に露出する下地配線層の表面
部の金属と金属ハロゲン化物ガスとの反応により
生じるハロゲン化物の蒸気圧に比べて低く設定し
たことを特徴とする。
［発明の効果］
本発明によれば、選択気相成長によりスルーホ
ール内に埋め込まれる金属膜と下地配線層との間
に高抵抗層が介在することが抑制され、多層配線
の層間の接触抵抗を十分小さくすることができ
る。従つて配線の段切れやエレクトロマイグレー
シヨンによる劣化が防止されるだけでなく、微細
な多層配線をもつた高速動作が可能な半導体装置
を得ることができる。
ール内に埋め込まれる金属膜と下地配線層との間
に高抵抗層が介在することが抑制され、多層配線
の層間の接触抵抗を十分小さくすることができ
る。従つて配線の段切れやエレクトロマイグレー
シヨンによる劣化が防止されるだけでなく、微細
な多層配線をもつた高速動作が可能な半導体装置
を得ることができる。
［発明の実施例］
本発明の実施例を図面を参照して説明する。
第３図ａ〜ｃは本発明の一実施例を示す工程断
面図である。まず第３図ａに示す様に、素子が形
成されたSi基板２１の上に絶縁膜２２を介して第
１層目のAl膜またはAlを主成分とする合金膜か
らなる配線（以下単にAl配線と呼ぶ）２３を１
［μｍ］の厚さに形成する。このAl配線２３の表
面には200〜1000Åの金属膜２４（２４1，２４2）
が積層してある。この金属膜２４は、後の金属ハ
ロゲン化物ガスを用いた選択気相成長工程でAl
のハロゲン化物よりも蒸気圧の高いハロゲン化物
を生成するものであればよく、高融点金属である
Mo、Ｗ、Tiあるいはこれらの化合物を利用する
ことができる。
面図である。まず第３図ａに示す様に、素子が形
成されたSi基板２１の上に絶縁膜２２を介して第
１層目のAl膜またはAlを主成分とする合金膜か
らなる配線（以下単にAl配線と呼ぶ）２３を１
［μｍ］の厚さに形成する。このAl配線２３の表
面には200〜1000Åの金属膜２４（２４1，２４2）
が積層してある。この金属膜２４は、後の金属ハ
ロゲン化物ガスを用いた選択気相成長工程でAl
のハロゲン化物よりも蒸気圧の高いハロゲン化物
を生成するものであればよく、高融点金属である
Mo、Ｗ、Tiあるいはこれらの化合物を利用する
ことができる。
次に全面に絶縁膜２５を１［μｍ］の厚さ被着
し、配線間を接続するためのスルーホール２６を
絶縁膜２５の所望の位置に公知の写真食刻法によ
り形成する。この場合の絶縁膜２５としては、プ
ラズマ気相成長法あるいはバイアススパツタリン
グ法などにより形成したSiO2膜などを用いる。
し、配線間を接続するためのスルーホール２６を
絶縁膜２５の所望の位置に公知の写真食刻法によ
り形成する。この場合の絶縁膜２５としては、プ
ラズマ気相成長法あるいはバイアススパツタリン
グ法などにより形成したSiO2膜などを用いる。
次に第３図ｂに示す如く、スルーホール２６内
に、六弗化タングステン（WF6）ガスとH2ガス
を用いた気相成長法によりタングステンＷ膜２７
を0.3〜１［μｍ］の厚さに被着する。この時のＷ
膜２７の被着条件としては、基板温度250〜400
［℃］、反応室内の圧力１×10-2［Torr］以下、
WF6ガスの分圧１×10-4〜５×10-2［Torr］の範
囲が望ましい。
に、六弗化タングステン（WF6）ガスとH2ガス
を用いた気相成長法によりタングステンＷ膜２７
を0.3〜１［μｍ］の厚さに被着する。この時のＷ
膜２７の被着条件としては、基板温度250〜400
［℃］、反応室内の圧力１×10-2［Torr］以下、
WF6ガスの分圧１×10-4〜５×10-2［Torr］の範
囲が望ましい。
次に第３図ｃに示す如く、Ｗ膜２７を介して第
１層Al配線２３に接続する第２層Al配線２８を
形成する。
１層Al配線２３に接続する第２層Al配線２８を
形成する。
この様にして得られた２層配線構造は、スルー
ホール２６の口経が１［μｍ］程度の微細なもの
でも、第２層Al配線２８の段切れや、エレクト
ロマイグレーシヨンによる断線などのない信頼性
の高いものとなる。
ホール２６の口経が１［μｍ］程度の微細なもの
でも、第２層Al配線２８の段切れや、エレクト
ロマイグレーシヨンによる断線などのない信頼性
の高いものとなる。
また、第１層Al配線２３の表面には金属膜２
４が形成されているため、Ｗ膜２７の気相成長工
程で抵抗の高いAlのフツ化物が生成されること
はなく、WF6と金属膜２４の反応により生成さ
れる金属のフツ化物は蒸気圧が高くて容易に飛散
してしまうため、第１層Al配線２３と第２層Al
配線２８の接続部に高抵抗のフツ化物層が残らな
い。従つて配線層間の接触抵抗が小さいものとな
り、第１層Al配線上のスルーホールに直接Ｗ膜
を選択成長して第２層Al配線を形成した場合に
比べて、半導体装置の高速動作が可能となる。
４が形成されているため、Ｗ膜２７の気相成長工
程で抵抗の高いAlのフツ化物が生成されること
はなく、WF6と金属膜２４の反応により生成さ
れる金属のフツ化物は蒸気圧が高くて容易に飛散
してしまうため、第１層Al配線２３と第２層Al
配線２８の接続部に高抵抗のフツ化物層が残らな
い。従つて配線層間の接触抵抗が小さいものとな
り、第１層Al配線上のスルーホールに直接Ｗ膜
を選択成長して第２層Al配線を形成した場合に
比べて、半導体装置の高速動作が可能となる。
なお、上記実施例では、第１層Al配線２３の
表面全面に金属膜２４を積層しているが、この金
属膜２４は少くともスルーホール２６部分にあれ
ば目的は達成される。従つて例えば、第１層Al
配線を形成した後絶縁膜でおおつてスルーホール
をあけ、この後イオン注入等によりスルーホール
に露出したAl配線表面部にのみ高融点の金属
Mo、Ｗなどを注入するようにしてもよい。
表面全面に金属膜２４を積層しているが、この金
属膜２４は少くともスルーホール２６部分にあれ
ば目的は達成される。従つて例えば、第１層Al
配線を形成した後絶縁膜でおおつてスルーホール
をあけ、この後イオン注入等によりスルーホール
に露出したAl配線表面部にのみ高融点の金属
Mo、Ｗなどを注入するようにしてもよい。
次に本発明の別の実施例を第４図ａ〜ｃにより
説明する。なお、第３図ａ〜ｃと対応する部分に
は同一符号を付して詳細な説明は省く。この実施
例では、第４図ａのように第１層Al配線２３の
表面に何らの物質膜を積層することなく、絶縁膜
２５を形成してスルーホール２６をあける。そし
てWF6ガスを用いた気相成長法により、第４図
ｂのようにスルーホール２６内にＷ膜２７を埋込
む。ここでＷ膜２７の埋込み工程の条件が従来と
異なる。例えば基板温度を250〜400［℃］、WF6
ガス分圧を１×10-4〜５×10-2［Torr］に設定
し、かつ少くとも成長の初期において反応室内圧
力を例えば10-4〜10-5［Torr］という十分低い値
に設定して気相成長を行う。このような低い反応
室内圧力の下でＷ膜２７の選択成長を行うことに
より、WF6ガスとAlとの反応により生成される
Alのフツ化物の多くが飛散する結果、Ｗ膜２７
と第１層Al配線２３の間にあまり高抵抗層が残
らない。この後先の実施例と同様、第４図ｃに示
すように第２層Al配線２８を形成する。
説明する。なお、第３図ａ〜ｃと対応する部分に
は同一符号を付して詳細な説明は省く。この実施
例では、第４図ａのように第１層Al配線２３の
表面に何らの物質膜を積層することなく、絶縁膜
２５を形成してスルーホール２６をあける。そし
てWF6ガスを用いた気相成長法により、第４図
ｂのようにスルーホール２６内にＷ膜２７を埋込
む。ここでＷ膜２７の埋込み工程の条件が従来と
異なる。例えば基板温度を250〜400［℃］、WF6
ガス分圧を１×10-4〜５×10-2［Torr］に設定
し、かつ少くとも成長の初期において反応室内圧
力を例えば10-4〜10-5［Torr］という十分低い値
に設定して気相成長を行う。このような低い反応
室内圧力の下でＷ膜２７の選択成長を行うことに
より、WF6ガスとAlとの反応により生成される
Alのフツ化物の多くが飛散する結果、Ｗ膜２７
と第１層Al配線２３の間にあまり高抵抗層が残
らない。この後先の実施例と同様、第４図ｃに示
すように第２層Al配線２８を形成する。
この実施例によつても、従来に比べて配線層間
の接触抵抗を十分に小さいものとすることが可能
である。
の接触抵抗を十分に小さいものとすることが可能
である。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、第１層の配線材料はAlに
限るものではなく、Mo、Ｗ、Ta等の金属膜でも
よい。特にフツ化物の蒸気圧が高い材料を用いれ
ば金属の選択成長の際の反応室内圧力を低くする
だけの第４図の実施例で十分な効果が得られる。
また、上記実施例では、スルーホール部への金属
膜の気相成長をWF6ガスを用いたＷ膜の成長の
場合について説明したが、Mo、Ta、Nbなどの
弗化物による気相成長を用いても同様の効果が得
られる。さらに、これらの金属の塩化物を利用し
てもよい。
のではない。例えば、第１層の配線材料はAlに
限るものではなく、Mo、Ｗ、Ta等の金属膜でも
よい。特にフツ化物の蒸気圧が高い材料を用いれ
ば金属の選択成長の際の反応室内圧力を低くする
だけの第４図の実施例で十分な効果が得られる。
また、上記実施例では、スルーホール部への金属
膜の気相成長をWF6ガスを用いたＷ膜の成長の
場合について説明したが、Mo、Ta、Nbなどの
弗化物による気相成長を用いても同様の効果が得
られる。さらに、これらの金属の塩化物を利用し
てもよい。
また、上記実施例では２層配線について述べた
が、３層以上の多層配線に適用しても同様な効果
が得られる。この場合例えば、第１層と第３層配
線とを接続するに当つて、第１のスルーホール
（第１層配線と第２層配線との接続）の面上に第
２のスルーホール（第２層配線と第３層配線との
接続）を設けても平坦な配線構造が得られ、接続
面積の小さい信頼性の高い多層配線が形成でき
る。さらに、スルーホール部が平坦な配線構造に
なつているためスルーホール上にも一様な厚さの
平坦な絶縁膜が形成できる結果、第２層配線と第
３層配線との絶縁特性が大幅に改善される。
が、３層以上の多層配線に適用しても同様な効果
が得られる。この場合例えば、第１層と第３層配
線とを接続するに当つて、第１のスルーホール
（第１層配線と第２層配線との接続）の面上に第
２のスルーホール（第２層配線と第３層配線との
接続）を設けても平坦な配線構造が得られ、接続
面積の小さい信頼性の高い多層配線が形成でき
る。さらに、スルーホール部が平坦な配線構造に
なつているためスルーホール上にも一様な厚さの
平坦な絶縁膜が形成できる結果、第２層配線と第
３層配線との絶縁特性が大幅に改善される。
その他、本発明の要旨を逸脱しない範囲で種々
変形して実施することができる。
変形して実施することができる。
第１図および第２図は従来の製造方法による多
層配線構造を示す断面図、第３図ａ〜ｃは本発明
の一実施例を説明するための工程断面図、第４図
ａ〜ｃは他の実施例を説明するための工程断面図
である。 ２１……Si基板、２２……絶縁膜、２３（２３
１，２３2）……第１層Al配線、２４（２４1，２
４2）……金属膜、２５……絶縁膜、２６……ス
ルーホール、２７……Ｗ膜、２８……第２層Al
配線。
層配線構造を示す断面図、第３図ａ〜ｃは本発明
の一実施例を説明するための工程断面図、第４図
ａ〜ｃは他の実施例を説明するための工程断面図
である。 ２１……Si基板、２２……絶縁膜、２３（２３
１，２３2）……第１層Al配線、２４（２４1，２
４2）……金属膜、２５……絶縁膜、２６……ス
ルーホール、２７……Ｗ膜、２８……第２層Al
配線。
Claims (1)
- 【特許請求の範囲】 １ 一層または二層以上の下地配線層が形成され
た半導体基板上に接続孔をもつ絶縁膜を形成する
工程と、金属ハロゲン化合物ガスを用いて前記接
続孔に選択的に金属膜を気相成長させる工程と、
前記金属膜を介して下地配線層に接続する上部配
線層を形成する工程とを有する半導体装置の製造
方法において、前記下地配線層の少なくとも表面
部を金属またはその化合物とし、前記金属膜を気
相成長させる工程は、少なくとも初期条件とし
て、反応室内圧力を前記接続孔に露出する下地配
線層の表面部の金属と金属ハロゲン化物ガスとの
反応により生ずるハロゲン化物の蒸気圧に比べて
低く設定したことを特徴とする半導体装置の製造
方法。 ２ 前記下地配線層の表面部が高融点金属または
その化合物である特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58223566A JPS60115221A (ja) | 1983-11-28 | 1983-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58223566A JPS60115221A (ja) | 1983-11-28 | 1983-11-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60115221A JPS60115221A (ja) | 1985-06-21 |
| JPH0228253B2 true JPH0228253B2 (ja) | 1990-06-22 |
Family
ID=16800164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58223566A Granted JPS60115221A (ja) | 1983-11-28 | 1983-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60115221A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365643A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体装置の製造方法 |
| JP2512740B2 (ja) * | 1987-03-17 | 1996-07-03 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2798250B2 (ja) * | 1987-06-01 | 1998-09-17 | ゼネラル・エレクトリック・カンパニイ | アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 |
| JPH0638416B2 (ja) * | 1987-10-15 | 1994-05-18 | 日本電気株式会社 | 半導体装置 |
| JPH01262644A (ja) * | 1988-04-13 | 1989-10-19 | Fujitsu Ltd | 配線形成方法 |
| JPH0235753A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03116932A (ja) * | 1989-09-29 | 1991-05-17 | Sharp Corp | 多層配線の形成方法 |
| JPH04226054A (ja) * | 1990-03-02 | 1992-08-14 | Toshiba Corp | 多層配線構造を有する半導体装置及びその製造方法 |
| KR0124644B1 (ko) * | 1994-05-10 | 1997-12-11 | 문정환 | 반도체소자의 다층금속배선의 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828856A (ja) * | 1981-08-13 | 1983-02-19 | Nec Corp | 半導体装置の製造方法 |
-
1983
- 1983-11-28 JP JP58223566A patent/JPS60115221A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60115221A (ja) | 1985-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710221B2 (ja) | 半導体装置及びその製造方法 | |
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| US5972786A (en) | Contact hole structure in a semiconductor and formation method therefor | |
| JPH0228253B2 (ja) | ||
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| US5641993A (en) | Semiconductor IC with multilayered Al wiring | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH11330236A (ja) | 多層配線を有する電子装置及びその製造方法 | |
| JPH065673B2 (ja) | 半導体装置とその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| JPH053254A (ja) | 積層配線形成方法 | |
| JPH0778815A (ja) | 半導体装置及びその製造方法 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPH0590412A (ja) | 半導体装置及びその製造方法 | |
| JP3480866B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JP3254763B2 (ja) | 多層配線形成方法 |