JPH04278722A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体集積回路に関し
、特に分周比切替を行なう半導体集積回路に関するもの
である。

【０００２】

【従来の技術】図６は、高周波信号を低周波信号に分周
するといった動作を行う従来の分周器用半導体集積回路
を示すブロック構成図であり、この回路は、１／６４，
１／６５，１／１２８，１／１２９の４つの分周比の切
替が可能なものである。図において、１は高周波信号の
入力端子、９は入力端子１の高周波入力信号が“Ｈ”の
時に“Ｌ”が入力され、逆に高周波入力信号が“Ｌ”の
時に“Ｈ”が入力される反転論理信号入力端子である。 ６は出力端子であり、７はモード切替端子で、分周比の
うち１／６４又は１／６５の切替、もしくは１／１２８
又は１／１２９の切替を行うものである。さらに８は分
周比切替端子で、分周比１／６４又は１／１２８の切替
、もしくは分周比１／６５又は１／１２９の切替を行う
ための端子である。

【０００３】また、ＤＦＦ１ないしＤＦＦ３及びＴＦＦ
１ないしＴＦＦ５，２入力ＯＲ，３入力ＯＲ，４入力Ｏ
Ｒは分周動作を行うための分周動作用構成回路である。

【０００４】次に動作について説明する。入力端子１及
び反転論理信号入力端子９から入力された高周波信号は
、フリップフロップＤＦＦ１ないしＤＦＦ３及びフリッ
プフロップＴＦＦ１ないしＴＦＦ５，２入力ＯＲ，３入
力ＯＲ，４入力ＯＲ回路により分周され、出力端子６よ
りその分周信号が出力される。ここでモード切替端子７
及び分周比切替端子８により上記構成回路の分周比が決
定される。例えば、図６に示される回路の分周比はモー
ド切替端子７及び分周比切替端子８の端子設定を以下の
表２のように行うことで４つの分周比が設定される。

【表１】

【０００５】ここで、出力最終段の上記フリップフロッ
プＴＦＦ５はＡ端子を備えており、Ａ端子が“Ｌ”の時
は、通常の１／２分周動作を行い、Ａ端子が“Ｈ”の時
には、フリップフロップＴＦＦ５の入力部Ｔに入力され
た信号がそのまま出力部Ｑから出力される。すなわちモ
ード切替端子７が“Ｈ”の時、分周比切替端子８が“Ｌ
”であれば分周比は１／１２８となり、また分周比切替
端子８が“Ｈ”であれば分周比は１／６４となる。

【０００６】

【発明が解決しようとする課題】従来の分周器用の半導
体集積回路は以上のように構成されているので、４つの
分周比を設定するために分周比切替端子８及びモード切
替端子７の２つの端子を備える必要があった。さらに、
入力部の回路がＳＣＦＬ（Ｓｏｕｒｃｅ　Ｃｏｕｐｌｅ
ｄ　Ｆｉｅｌｄｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｅｒ　
Ｌｏｇｉｃ）回路で構成されているため、入力端子１及
び反転論理信号入力端子９の２つの端子が必要であり、
外部端子が多く、パッケージの小型化が難しいといった
問題点があった。

【０００７】この発明は上記のような問題点を解消する
ためになされたもので、外部端子数を減らし、パッケー
ジの小型化を図ることができる分周器用の半導体集積回
路を得ることを目的とする。

【０００８】

【課題を解決するための手段】この発明に係る分周器用
の半導体集積回路は、入力端子後段に複数のバイアス回
路を設け、該バイアス回路の閾値を段階的に設定し、所
定の信号をフリップフロップに供給するとともに、少な
くとも出力最終段のフリップフロップに入力信号のＤＣ
レベル変化に応じた内部分周比切替え信号を供給して分
周比の切替えを行なうようにしたものである。

【０００９】

【作用】この発明における入力端子後段のバイアス回路
は、所定の信号を後段のフリップフロップに供給すると
ともに、少なくとも出力最終段のフリップフロップに入
力信号のＤＣレベル変化に基づく分周比切替え信号を供
給して分周比を切り換えるため、出力最終段のフリップ
フロップへの外部入力端子が不要となるとともに、入力
反転信号のための入力端子も不要となる。

【００１０】

【実施例】以下、この発明の一実施例を図について説明
する。図１において、図６と同一符号は同一または相当
部分を示し、２ないし４はバイアス回路であり、出力最
終段のフリップフロップＴＦＦ５の端子Ａには、第３の
バイアス回路４の出力は端子４ａでもって入力されるよ
うになっていいる。また図２は上記フリップフロップＴ
ＦＦ５の回路図であり、さらに図３ないし図５は上記第
１のバイアス回路２ないし第３のバイアス回路４の一例
を示す回路図である。

【００１１】次に動作について説明する。図２に示すフ
リップフロップＴＦＦ５の詳細は動作説明はここでは省
略するが、図２において入力端子Ｔ，／Ｔに入力された
信号は端子Ａが“Ｈ”の時、入力信号と同じ周波数の信
号が出力端子Ｑ及び／Ｑから出力される。一方、端子Ａ
が“Ｌ”の時は、フリップフロップＴＦＦ５は通常のＴ
型Ｆｌｉｐ−Ｆｌｏｐの動作を行い、端子Ｔ，／Ｔより
入力された信号は１／２分周され出力端子Ｑ，／Ｑより
出力される。従って端子Ａが“Ｈ”の時、入力信号はス
ルーして出力され、端子Ａが“Ｌ”の時、入力信号は１
／２分周されて出力されることとなる。

【００１２】次に上記第１のバイアス回路２ないし第３
のバイアス回路４の動作について説明する。第１のバイ
アス回路２は図３（ａ）　に示されるように、入力端子
１に図３（ｂ）　に示すような信号が入力された時、こ
の信号は端子２ａよりそのまま同じ周波数の信号として
出力される。ここで第１のバイアス回路２の閾値電圧Ｖ
ｒｅｆ１　は４Ｖに設定されている。

【００１３】図４に第２のバイアス回路３の一回路例を
示す。図４（ａ）　において入力端子１に図４（ｂ）　
に示すような信号が入力された時、この信号は端子３ａ
より同じ周波数の信号として出力される。この第２のバ
イアス回路３の閾値電圧Ｖｒｅｆ２　の設定値は１Ｖに
設定されている。

【００１４】従って入力端子１に図３（ｂ）　に示した
信号が入力された時、第２のバイアス回路３ではＶｒｅ
ｆ２　＝１Ｖに設定されているため、この信号は“Ｈ”
一定とみなされ、出力端子３ａからの出力は“Ｈ”一定
の信号となる。また逆に第１のバイアス回路２の入力端
子１に図４（ｂ）　に示す信号が入力された時は、第１
のバイアス回路２ではＶｒｅｆ１　＝４Ｖに設定されて
いるため、この信号は“Ｌ”一定とみなされ出力端子２
ａからの出力は“Ｌ”一定となる。

【００１５】さらに第３のバイアス回路４の一回路例を
図５に示す。この回路における閾値電圧Ｖｒｅｆ３　は
２．５Ｖに設定されているため、図３（ｂ）　に示すよ
うな信号が入力された時、出力端子４ａは“Ｈ”を出力
し、また図４（ｂ）　に示すような信号が入力された時
、出力端子４ａは“Ｌ”を出力することとなる。

【００１６】そしてこの第３のバイアス回路４の出力端
子４ａは図１に示すように、フリップフロップＴＦＦ５
のＡ端子に接続されている。従って入力端子１に図３（
ｂ）　のような信号が入力された時、第１のバイアス回
路２の出力端子２ａからは入力信号と同一周波数の信号
が出力される。この時、第２のバイアス回路３の出力端
子３ａからは“Ｈ”レベルの信号が出力され、次段のイ
ンバータ回路で“Ｌ”レベルに変換され、２入力ＯＲゲ
ートに入力される。この２入力ＯＲゲートは、一方の入
力がＬレベルの時、他方の入力信号は“Ｈ”，“Ｌ”が
反転され出力されるインバータと同様の動作を行う。従
ってこの２入力ＯＲから出力される信号は、第１のバイ
アス回路２の出力端子２ａから出力される信号の反転信
号であり、周波数は入力端子１の入力信号と同一のもの
となる。この時、第３のバイアス回路４の出力４ａは“
Ｈ”一定となりフリップフロップＴＦＦ５のＡ端子はフ
リップフロップＴＦＦ４の信号をスルーする。従って分
周比はモード切替端子７が“Ｌ”の時１／６５となり、
また“Ｈ”の時１／６４となる。

【００１７】一方、入力端子１に図４（ｂ）　に示すよ
うな信号が入力された時には、第１のバイアス回路２の
出力端子２ａからは“Ｌ”レベルの信号が出力され、第
２のバイアス回路３の出力端子３ａからは入力信号と同
一の周波数の信号が出力される。更にこの出力端子３ａ
から出力された信号は、次段のインバータにて信号反転
され２入力ＯＲに入力される。ここで２入力ＯＲの他方
の入力２ａが“Ｌ”レベルなので、インバータの出力信
号はさらに反転され２入力ＯＲより出力される。すなわ
ち、この時出力端子３ａの信号が２入力ＯＲより出力さ
れる。またこの時、第３のバイアス回路４の出力端子４
ａより“Ｌ”レベルが出力されるため、フリップフロッ
プＴＦＦ５は通常の１／２分周を行う。従ってこの時モ
ード切替端子７が“Ｌ”の時、１／１２９分周を行ない
、また“Ｈ”の時１／１２８分周を行う。

【００１８】以上のように入力端子１に入力される高周
波信号のＤＣレベルを変化させることで、分周比１／６
４又は１／１２８の切替、もしくは分周比１／６５又は
１／１２９の切替を行なうことができ、さらにモード切
替端子７の入力レベルを切替えることで、１／６４又は
１／１２８、もしくは１／６５又は１／１２９の分周比
の切替を行なわせることが可能となる。

【００１９】また、上記第１及び第２のバイアス回路２
，３はそれぞれ閾値Ｖｒｅｆ１　ないしＶｒｅｆ３　を
有しているため、従来必要とされていた入力端子１に対
する反転論理信号入力端子９を省略することができる。

【００２０】このように本実施例によれば、入力端子１
後段に第１のバイアス回路２，第２のバイアス回路３，
第３のバイアス回路４を設け、入力端子１に入力される
入力高周波信号のＤＣレベルに対し、第１のバイアス回
路２と第２のバイアス回路３のいずれか一方の出力が後
段のフリップフロップＤＦＦ１〜３に出力されるように
それぞれの閾値を設定することで、入力反転信号のため
の反転論理信号入力端子９が不要となり、また第３のバ
イアス回路４の閾値を入力高周波信号のＤＣレベルの変
化によってその出力レベルが変化するように設定したか
ら、分周比切替端子が不要となり、全体として端子２つ
分を削除することができ、ひいては装置のパッケージの
小型化を図ることができる。

【００２１】なお上記実施例における各バイアス回路や
フリップフロップの回路構成、またバイアス回路の閾値
電圧等の値は以上に示したものに限られるものではない
ことは言うまでもない。

【００２２】また、上記実施例では４種類の分周比を切
替えて得るものを示したが、これ以上の分周比の種類を
切替えて得る回路においても、バイアス回路の数を増や
しそれぞれの閾値を調整するとともに、バイアス回路後
段の論理回路を適宜変更して所定のバイアス回路出力の
みを後段のフリップフロップに伝え、さらに出力端側の
フリップフロップ、例えばＴＦＦ４等も入力信号のＤＣ
レベルに基づいて制御することで対応することができる
。

【００２３】

【発明の効果】以上のように、この発明に係る半導体集
積回路によれば、入力端子後段に複数のバイアス回路を
設け、該バイアス回路の閾値を段階的に設定し、所定の
信号をフリップフロップに供給するとともに、少なくと
も出力最終段のフリップフロップに入力信号のＤＣレベ
ル変化に応じた内部分周比切替え信号を供給して分周比
の切替えを行なうようにしたから、従来切替用端子とし
て必要であった２端子のうち切替用端子を１端子とＳＣ
ＦＬ回路の入力部に必要であった反転論理信号入力端子
１端子の計２端子を削減でき、この結果、パッケージの
小型化が図れるという効果がある。

【図面の簡単な説明】

【図１】この発明に一実施例による半導体集積回路を示
すブロック構成絶縁である。

【図２】この発明に一実施例による半導体集積回路に用
いられるフリップフロップＴＦＦ５の一回路例を示す図
である。

【図３】この発明に一実施例による半導体集積回路の第
１のバイアス回路の一構成例及びその入力信号を示す図
である。

【図４】この発明に一実施例による半導体集積回路の第
２のバイアス回路の一構成例及びその入力信号を示す図
である。

【図５】この発明に一実施例による半導体集積回路の第
３のバイアス回路の一構成例及びその入力信号を示す図
である。

【図６】従来の半導体装置集積回路を示すブロック構成
図である。

【符号の説明】

１　　　　　　入力端子 ２　　　　　　第１のバイアス回路 ３　　　　　　第２のバイアス回路 ４　　　　　　第３のバイアス回路 ６　　　　　　出力端子 ７　　　　　　モード切替端子 ８　　　　　　分周比切替端子 ９　　　　　　反転論理信号入力端子 ＤＦＦ　　フリップフロップ ＴＦＦ　　フリップフロップ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力端子からの入力信号を受け、該入
   力信号を所定の周波数を有する信号に分周するための複
   数のフリップフロップを有し、出力最終段のフリップフ
   ロップで分周比切替信号を受け、分周比を複数設定する
   ことができる半導体集積回路において、信号入力段に複
   数のバイアス回路を設け、各バイアス回路の閾値を段階
   的に設定し、複数のバイアス回路のうちの所定のバイア
   ス回路出力のみを後段のフリップフロップに出力すると
   ともに、少なくとも最終段のフリップフロップに入力信
   号のＤＣレベルに基づく分周比切替信号を供給するよう
   にしたことを特徴とする半導体集積回路。