JPH04280455A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04280455A JPH04280455A JP3043391A JP4339191A JPH04280455A JP H04280455 A JPH04280455 A JP H04280455A JP 3043391 A JP3043391 A JP 3043391A JP 4339191 A JP4339191 A JP 4339191A JP H04280455 A JPH04280455 A JP H04280455A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- contact
- semiconductor
- contact pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C38/00—Ferrous alloys, e.g. steel alloys
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Rolling Contact Bearings (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、特にアスペクト比の高
い半導体素子が形成されている半導体基板を用いる場合
に効果的な、優れた導電接続特性を有する半導体装置の
製造方法に関する。
い半導体素子が形成されている半導体基板を用いる場合
に効果的な、優れた導電接続特性を有する半導体装置の
製造方法に関する。
【０００２】
【従来の技術】図２（ａ） は従来の半導体装置の断面
を例示したもので、その製造方法の１例を説明すると、
半導体素子の形成されたシリコン基板１１上に絶縁膜１
２を形成した後、この絶縁膜上にフォトリソグラフ工程
によってレジスト膜を堆積し、このレジスト膜をマスク
としてエッチングによってコンタクト孔１３を形成した
後にレジスト膜を除去する。
を例示したもので、その製造方法の１例を説明すると、
半導体素子の形成されたシリコン基板１１上に絶縁膜１
２を形成した後、この絶縁膜上にフォトリソグラフ工程
によってレジスト膜を堆積し、このレジスト膜をマスク
としてエッチングによってコンタクト孔１３を形成した
後にレジスト膜を除去する。
【０００３】なお、本願の明細書において「半導体基板
」あるいは「シリコン基板」とは、シリコン基盤などの
半導体基盤に半導体素子を形成した状態、あるいは半導
体素子が形成された半導体基板上に絶縁膜などを堆積し
た状態などの、製造過程の状態ある半導体装置をいう。
」あるいは「シリコン基板」とは、シリコン基盤などの
半導体基盤に半導体素子を形成した状態、あるいは半導
体素子が形成された半導体基板上に絶縁膜などを堆積し
た状態などの、製造過程の状態ある半導体装置をいう。
【０００４】次に、例えばアルミ−シリコン合金膜を導
電性膜１４としてスパッタ法により堆積するが、このと
きコンタクト孔１３内にもこのアルミ−シリコン合金膜
が堆積することを利用し、熱処理によってこのアルミ−
シリコン合金膜を介して導電性膜１４と前記シリコン基
板１１上の半導体素子との電気的接続を行う。
電性膜１４としてスパッタ法により堆積するが、このと
きコンタクト孔１３内にもこのアルミ−シリコン合金膜
が堆積することを利用し、熱処理によってこのアルミ−
シリコン合金膜を介して導電性膜１４と前記シリコン基
板１１上の半導体素子との電気的接続を行う。
【０００５】その後、上記導電性膜１４上にフォトリソ
グラフ工程によりレジスト膜を塗布して、このレジスト
膜をマスクとして導電性膜１４をエッチングして不必要
な部を除去してから上記レジスト膜を除去することによ
り所要の配線パターンを有する導電性膜を形成する。
グラフ工程によりレジスト膜を塗布して、このレジスト
膜をマスクとして導電性膜１４をエッチングして不必要
な部を除去してから上記レジスト膜を除去することによ
り所要の配線パターンを有する導電性膜を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、半導体
装置の微細化に伴って配線の段差（アスベクト比）が著
しく増加しており、コンタクト孔１３内に堆積するアル
ミ−シリコン合金膜の量が充分でないために図２（ａ）
に１５で示したように薄肉な部分が生じて抵抗が増加
することがあり、これが著しいときには図２（ｂ） に
１６で示したようにアルミ−シリコン合金膜が切れてし
まって半導体素子への電気的な接続が行われないことが
あった。
装置の微細化に伴って配線の段差（アスベクト比）が著
しく増加しており、コンタクト孔１３内に堆積するアル
ミ−シリコン合金膜の量が充分でないために図２（ａ）
に１５で示したように薄肉な部分が生じて抵抗が増加
することがあり、これが著しいときには図２（ｂ） に
１６で示したようにアルミ−シリコン合金膜が切れてし
まって半導体素子への電気的な接続が行われないことが
あった。
【０００７】この問題を解決するための従来の方法とし
ては、コンタクト孔形成時にコンタクト孔上部を等方性
エッチングにより削るラウンドエッチングやコンタクト
孔に金属性のサイドウォールを形成するなどの手段が検
討されているが、いずれの方法においてもコンタクト孔
内の導電材料は絶縁層上部の導電性膜の堆積と同時に形
成されるものであるから、アルミシリコン合金などの導
電材料のステップカバリッジ（埋め込み性）の限界によ
って微細化の限界が左右されるので、今後の微細化によ
るアスペクト比の増大を考慮すれば不充分である。
ては、コンタクト孔形成時にコンタクト孔上部を等方性
エッチングにより削るラウンドエッチングやコンタクト
孔に金属性のサイドウォールを形成するなどの手段が検
討されているが、いずれの方法においてもコンタクト孔
内の導電材料は絶縁層上部の導電性膜の堆積と同時に形
成されるものであるから、アルミシリコン合金などの導
電材料のステップカバリッジ（埋め込み性）の限界によ
って微細化の限界が左右されるので、今後の微細化によ
るアスペクト比の増大を考慮すれば不充分である。
【０００８】また、コンタクト孔内に選択的にタングス
テンなどの金属を堆積する方法も検討されているが、金
属の選択的堆積反応の制御が難しいことなどから選択性
のある金属の成膜技術を開発する必要がある。
テンなどの金属を堆積する方法も検討されているが、金
属の選択的堆積反応の制御が難しいことなどから選択性
のある金属の成膜技術を開発する必要がある。
【０００９】本発明は、今後さらに微細化することが予
想されている半導体装置におけるコンタクト孔のアスペ
クト比の増大にも適用でき、現用されている合金堆積技
術を用いて実施可能な、コンタクト孔内における合金膜
の断線や薄膜化によるコンタクト抵抗の増大を生ぜずに
半導体素子と配線層との導電接続を得るようにした半導
体装置の製造方法を提供することを目的とする。
想されている半導体装置におけるコンタクト孔のアスペ
クト比の増大にも適用でき、現用されている合金堆積技
術を用いて実施可能な、コンタクト孔内における合金膜
の断線や薄膜化によるコンタクト抵抗の増大を生ぜずに
半導体素子と配線層との導電接続を得るようにした半導
体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】半導体素子が形成された
半導体基板上に導電性膜を設ける工程と、マスクを用い
たエッチングによってコンタクトを形成すべき部分に残
された上記導電性膜によってコンタクトパッドを形成す
る工程と、このコンタクトパッドの一部が露出した状態
で絶縁膜を設ける工程と、このコンタクトパッドに電気
的な配線を行う工程とを行うようにした。
半導体基板上に導電性膜を設ける工程と、マスクを用い
たエッチングによってコンタクトを形成すべき部分に残
された上記導電性膜によってコンタクトパッドを形成す
る工程と、このコンタクトパッドの一部が露出した状態
で絶縁膜を設ける工程と、このコンタクトパッドに電気
的な配線を行う工程とを行うようにした。
【００１１】
【作用】上記した本発明による半導体装置の製造方法に
おいては、コンタクト孔内の導電要素となる金属素子を
、シリコン基板と導電性膜との間の絶縁膜形成前にこの
導電性膜の形成とは独立に形成することによって、前記
課題を解決するようにした。
おいては、コンタクト孔内の導電要素となる金属素子を
、シリコン基板と導電性膜との間の絶縁膜形成前にこの
導電性膜の形成とは独立に形成することによって、前記
課題を解決するようにした。
【００１２】これによって、微細化にともなうコンタク
ト孔のアスペクト比の増大があっても断線や薄膜化によ
るコンタクト抵抗の増大を生じることなく、例えばアル
ミ−シリコン合金についてのような従来の合金堆積技術
を用いて、コンタクト孔内の導電接続を達成することが
できるばかりでなく、さらにゲートポリシリコンとシリ
コン基板との間などの表面に大きな段差を持つ半導体素
子についてもその表面の平坦化を実現し得るので、半導
体装置の歩留まりを高めることができる。
ト孔のアスペクト比の増大があっても断線や薄膜化によ
るコンタクト抵抗の増大を生じることなく、例えばアル
ミ−シリコン合金についてのような従来の合金堆積技術
を用いて、コンタクト孔内の導電接続を達成することが
できるばかりでなく、さらにゲートポリシリコンとシリ
コン基板との間などの表面に大きな段差を持つ半導体素
子についてもその表面の平坦化を実現し得るので、半導
体装置の歩留まりを高めることができる。
【００１３】
【実施例】図１は本発明の一実施例における半導体装置
の製造工程を順次模式的に示したもので、先ず、半導体
素子が形成されたシリコン基盤１上にアルミシリコン合
金膜をスパッタリング法により堆積してから熱処理を行
ってこの合金膜とシリコン基盤１との電気的導通を改善
した後、フォトリソ工程によりレジスト膜３を形成し異
方性エッチングにより不要な部分の合金膜を除去して半
導体素子への導電接続が必要な部分に図１（ａ） に示
すようなコンタクトパッド２を形成する。
の製造工程を順次模式的に示したもので、先ず、半導体
素子が形成されたシリコン基盤１上にアルミシリコン合
金膜をスパッタリング法により堆積してから熱処理を行
ってこの合金膜とシリコン基盤１との電気的導通を改善
した後、フォトリソ工程によりレジスト膜３を形成し異
方性エッチングにより不要な部分の合金膜を除去して半
導体素子への導電接続が必要な部分に図１（ａ） に示
すようなコンタクトパッド２を形成する。
【００１４】次に、上記レジスト膜３を除去した後、同
図（ｂ） に示すように、コンタクトパツド２の一部が
露出した前記シリコン基板１上にＰ−ＣＶＤ法によりＳ
ｉＯ２膜４を２，０００ Å堆積し、さらに、例えばシ
リカフィルムやメトキシ系のシラノールなどをエタノー
ルなどのアルコール溶媒に溶かした滴下材料を滴下しな
がらスピンコーティングすることによって、このＳｉＯ
２膜４上にＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ） 膜
５を５，０００ Å堆積してから、窒素雰囲気下４２０
℃で熱処理を行う。
図（ｂ） に示すように、コンタクトパツド２の一部が
露出した前記シリコン基板１上にＰ−ＣＶＤ法によりＳ
ｉＯ２膜４を２，０００ Å堆積し、さらに、例えばシ
リカフィルムやメトキシ系のシラノールなどをエタノー
ルなどのアルコール溶媒に溶かした滴下材料を滴下しな
がらスピンコーティングすることによって、このＳｉＯ
２膜４上にＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ） 膜
５を５，０００ Å堆積してから、窒素雰囲気下４２０
℃で熱処理を行う。
【００１５】次いで、異方性エッチングによってこのＳ
ＯＧ膜５をエッチバックすることによって、同図（ｃ）
に示すように、ＳＯＧ膜５’による半導体基板の平坦
化を行った後に、Ｐ−ＣＶＤ法によりＳｉＯ２膜を ３
，０００Å堆積してから、このＳｉＯ２膜を異方性エッ
チングによりエッチバックして、同図（ｄ） に示すよ
うに層間絶縁膜６を形成するとともに前記コンタクトパ
ッド２の一部が露出するようにする。
ＯＧ膜５をエッチバックすることによって、同図（ｃ）
に示すように、ＳＯＧ膜５’による半導体基板の平坦
化を行った後に、Ｐ−ＣＶＤ法によりＳｉＯ２膜を ３
，０００Å堆積してから、このＳｉＯ２膜を異方性エッ
チングによりエッチバックして、同図（ｄ） に示すよ
うに層間絶縁膜６を形成するとともに前記コンタクトパ
ッド２の一部が露出するようにする。
【００１６】しかる後、同図（ｅ） に示したように、
上記コンタクトパッド２の一部が露出した層間絶縁膜６
上にアルミ−シリコン合金膜７を堆積してから熱処理を
行なうことによってシリコン基板１とこの合金膜７との
間の導通を確保し、その後、この合金膜７上にフォトリ
ソ工程によりレジスト膜８を形成してから異方性エッチ
ングを行うことによって所要の配線パターンを有する導
電性膜７’を作成した後、このレジスト膜８を除去する
ことによって、同図（ｆ） に示すような半導体装置が
得られる。
上記コンタクトパッド２の一部が露出した層間絶縁膜６
上にアルミ−シリコン合金膜７を堆積してから熱処理を
行なうことによってシリコン基板１とこの合金膜７との
間の導通を確保し、その後、この合金膜７上にフォトリ
ソ工程によりレジスト膜８を形成してから異方性エッチ
ングを行うことによって所要の配線パターンを有する導
電性膜７’を作成した後、このレジスト膜８を除去する
ことによって、同図（ｆ） に示すような半導体装置が
得られる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
既存の導電性膜および絶縁膜の形成技術を用いながら、
予め設けられたコンタクト孔に依存することなく任意の
大きさのコンタクトパッドを形成することができるので
、断線や薄膜化によるコンタクト抵抗の増大を生じる事
なく、また、大きなアスペクト比を有するコンタクトも
容易に作成することができるため、半導体装置の微細化
が容易になるばかりではなく、半導体装置製造時の歩留
まりをも向上させることができるという格別の効果が達
成される。
既存の導電性膜および絶縁膜の形成技術を用いながら、
予め設けられたコンタクト孔に依存することなく任意の
大きさのコンタクトパッドを形成することができるので
、断線や薄膜化によるコンタクト抵抗の増大を生じる事
なく、また、大きなアスペクト比を有するコンタクトも
容易に作成することができるため、半導体装置の微細化
が容易になるばかりではなく、半導体装置製造時の歩留
まりをも向上させることができるという格別の効果が達
成される。
【図１】本発明による半導体装置の製造工程の一実施例
を示すための半導体装置の断面図である。
を示すための半導体装置の断面図である。
【図２】従来の半導体装置を説明するための断面図であ
る。 １ 半導体基板（シリコン基板）２
コンタクトパッド ３，８ レジスト ４，６ ＳｉＯ２膜 ５，５’ ＳＯＧ膜 ７ 導電性膜
る。 １ 半導体基板（シリコン基板）２
コンタクトパッド ３，８ レジスト ４，６ ＳｉＯ２膜 ５，５’ ＳＯＧ膜 ７ 導電性膜
Claims (1)
- 【請求項１】 半導体素子が形成された半導体基板上
に導電性膜を設ける工程と、マスクを用いたエッチング
によってコンタクトを形成すべき部分に残された上記導
電性膜によってコンタクトパッドを形成する工程と、こ
のコンタクトパッドの一部が露出した状態で絶縁膜を設
ける工程と、このコンタクトパッドに電気的な配線を行
う工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043391A JPH04280455A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置の製造方法 |
| GB9204975A GB2256201B (en) | 1991-03-08 | 1992-03-06 | Rolling part steel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043391A JPH04280455A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280455A true JPH04280455A (ja) | 1992-10-06 |
Family
ID=12662497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3043391A Pending JPH04280455A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04280455A (ja) |
| GB (1) | GB2256201B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338761B2 (ja) * | 1996-02-29 | 2002-10-28 | 川崎製鉄株式会社 | 軸受材料 |
| CN103945977B (zh) * | 2011-11-21 | 2016-07-13 | 株式会社神户制钢所 | 用于抑制疲劳裂纹扩展的糊剂 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831560A (ja) * | 1981-08-19 | 1983-02-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5848438A (ja) * | 1981-09-17 | 1983-03-22 | Nec Corp | 半導体集積回路装置 |
| JPS61116834A (ja) * | 1984-08-31 | 1986-06-04 | テキサス インスツルメンツ インコ−ポレイテツド | 半導体基板にコンタクトを形成する方法 |
| JPH03270168A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4042381A (en) * | 1976-07-06 | 1977-08-16 | Republic Steel Corporation | Control of inclusion morphology in steel |
| JPS54126622A (en) * | 1978-03-27 | 1979-10-02 | Daido Steel Co Ltd | Freeecutting steel for high performance gear and method of making same |
| JPS5585658A (en) * | 1978-12-25 | 1980-06-27 | Daido Steel Co Ltd | Free cutting steel |
| US4255188A (en) * | 1979-08-29 | 1981-03-10 | Inland Steel Company | Free machining steel with bismuth and manganese sulfide |
| US4806304A (en) * | 1983-05-09 | 1989-02-21 | Daido Tokushuko Kabushiki Kaisha | Free cutting steel |
-
1991
- 1991-03-08 JP JP3043391A patent/JPH04280455A/ja active Pending
-
1992
- 1992-03-06 GB GB9204975A patent/GB2256201B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831560A (ja) * | 1981-08-19 | 1983-02-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5848438A (ja) * | 1981-09-17 | 1983-03-22 | Nec Corp | 半導体集積回路装置 |
| JPS61116834A (ja) * | 1984-08-31 | 1986-06-04 | テキサス インスツルメンツ インコ−ポレイテツド | 半導体基板にコンタクトを形成する方法 |
| JPH03270168A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2256201B (en) | 1995-01-04 |
| GB2256201A (en) | 1992-12-02 |
| GB9204975D0 (en) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3245004B2 (ja) | 半導体製造方法、ゲート・スタック製造方法、及び半導体装置 | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JP2964230B2 (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| JPH05211241A (ja) | ビア構成体及びその製造方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPS61185952A (ja) | 半導体素子製造方法 | |
| JP4227727B2 (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
| JPH08330428A (ja) | 半導体装置のコンタクトホールの形成方法 | |
| JPH04280457A (ja) | 半導体装置とその製造方法 | |
| JP3033839B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0586653B2 (ja) | ||
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JP3350156B2 (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| KR100358127B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100203298B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN120998875A (zh) | 半导体结构及其形成方法、以及封装结构 | |
| KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970318 |