JPH04280662A - 半導体装置およびその実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の実装技術
、特に、表面実装形パッケージを備えている半導体装置
の実装技術に関し、例えば、ティン（Ｔｈｉｎ）タイプ
のスモール・アウトライン・パッケージを備えている半
導体集積回路装置（以下、ＴＳＯＰ・ＩＣという。）に
利用して有効なものに関する。

【０００２】

【従来の技術】表面実装形パッケージを備えている半導
体装置を実装基板上にリフローはんだ付け処理によって
実装する半導体装置の実装方法として、例えば、特開平
１−１０２９４６号公報に記載されているリフローはん
だ付けによる電子部品の実装方法がある。すなわち、こ
の電子部品の実装方法は、電子部品が互いに一定間隔を
隔てて突出する少なくとも２本のリード端子を有し、こ
のリード端子が接続部を有するようにフォーミングされ
ている電子部品を、前記リード端子に対応したランド部
を有する印刷配線基板に常温で粘性のクリームはんだを
そのランド部に印刷し、このランド部に前記接続部を粘
着力で接着させた後、加熱し、その後冷却することによ
り、印刷配線基板に実装するリフローはんだ付けによる
電子部品の実装方法において、前記接続部の少なくとも
前端、多くとも接続部の根元までの下面をリード端子の
残余の部分のものよりも相対的によりはんだに濡れ易い
表面状態にしたことを特徴とする。

【０００３】一方、表面実装形パッケージの一例である
スモール・アウトライン・パッケージを備えている半導
体集積回路装置（ＳＯＰ・ＩＣ）をより一層薄形化させ
るために、ＴＳＯＰ・ＩＣが提案されている。このＴＳ
ＯＰ・ＩＣとして、アウタリード群列が長方形の平板形
状に形成されたパッケージの短辺側２側面にそれぞれ配
設されており、各アウタリードのピッチ寸法が小さく設
定されているシュリンク形のＴＳＯＰ・ＩＣがある。

【０００４】

【発明が解決しようとする課題】アウタリードがパッケ
ージの短辺側２側面に短いピッチでそれぞれ配列されて
いるシュリンク形のＴＳＯＰ・ＩＣにおいては、次のよ
うな理由により、表面実装後におけるはんだ接続強度が
低くなり、はんだ接続部における疲労破壊が発生し易く
、また、はんだ付け作業時におけるはんだ付け不足等の
はんだ付け不良が発生するという問題点があることが、
本発明者によって明らかにされた。特に、両端に位置す
るアウタリードにおいて悪影響が顕著になる。

【０００５】■　　アウタリードのピッチ寸法が小さく
なると、はんだ付け作業時のはんだブリッジ現象の発生
を防止するため、各ランドに対するはんだ材料の使用量
が減少されるため、はんだ付け不良が発生し易くなり、
かつ、はんだ接続強度も小さくなる。

【０００６】■　　アウタリードがパッケージの短辺側
２側面に配されていると、両側のアウタリード群列間の
スパン長さが大きくなるため、熱膨張・熱収縮による応
力が大きく作用する。

【０００７】■　　アウタリード群列の外端に位置する
アウタリードにおいては、応力が外側に分散されないた
め、応力による作用が特に大きく影響する。

【０００８】そして、特開平１−１０２９４６号公報に
記載されているリフローはんだ付けによる電子部品の実
装方法においては、アウタリードの接続部が相対的には
んだ材料に濡れ易い表面状態に形成されるに過ぎないた
め、クリームはんだの使用量自体が減少されるシュリン
ク形のＴＳＯＰ・ＩＣについての実装方法に適用された
場合、充分な接続強度を確保することができない。

【０００９】本発明の目的は、シュリンク形のＴＳＯＰ
・ＩＣ等の表面実装形パッケージを備えている半導体装
置についての表面実装時におけるはんだ付け不良を防止
することができるとともに、表面実装後におけるはんだ
接続強度を高めることができる半導体装置の実装技術を
提供することにある。

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。

【００１２】すなわち、表面実装形パッケージを備えて
いる半導体装置を実装基板上に実装する半導体装置の実
装方法において、前記半導体装置の各アウタリードの少
なくとも一部にクリームはんだをそれぞれ塗布しておき
、この半導体装置を前記実装基板上にアウタリード群を
実装基板に形成されたランド群にそれぞれ当接させてセ
ットした後、リフローはんだ付け処理により前記クリー
ムはんだを溶融させて、溶融したはんだ材料をランドと
アウタリードとの接触部にそれぞれ供給して、各アウタ
リードを各ランドにそれぞれはんだ付けさせることを特
徴とする。

【００１３】

【作用】前記した手段によれば、アウタリードに予め塗
布されているクリームはんだがリフローはんだ付け処理
時に加熱溶融されて流れ出すことにより、アウタリード
とランドとの接触部にはんだ材料が供給されるため、ラ
ンドにおけるはんだ材料の不足分が補充されることにな
る。したがって、シュリンク形のＴＳＯＰ・ＩＣのアウ
タリードがはんだ付けされる微小のランドの如く、はん
だ材料が不足するランドについても、充分なはんだ接続
強度を確保することができる。

【００１４】

【実施例】図１は本発明の一実施例であるＴＳＯＰ・Ｉ
Ｃの実装方法を示す拡大部分斜視図、図２は本発明の一
実施例であるＴＳＯＰ・ＩＣを示す一部切断正面図、図
３はその実装後を示す一部切断正面図である。

【００１５】本実施例において、本発明に係る半導体装
置はＴＳＯＰ・ＩＣとして構成されている。このＴＳＯ
Ｐ・ＩＣはインナリード群およびアウタリード群から成
るリード群を備えており、このリード群はアウタリード
成形以前には図４に示されているように多連リードフレ
ーム１として構成されている。

【００１６】この多連リードフレーム１は燐青銅や無酸
素銅等の銅系（銅またはその合金）材料から成る薄板、
または、４２アロイやコバール等の鉄系（鉄またはその
合金）材料から成る薄板が用いられて、打ち抜きプレス
加工またはエッチング加工等の適当な手段により一体成
形されており、この多連リードフレーム１の表面にはめ
っき処理が適宜なされている（図示せず）。この多連リ
ードフレーム１には複数の単位リードフレーム２が一方
向に１列に並設されている。但し、図では一単位のみが
示されている。

【００１７】単位リードフレーム２は位置決め孔３ａが
明けられている外枠３を一対備えており、両外枠３は所
定の間隔で平行一連にそれぞれ延設されている。隣り合
う単位リードフレーム２、２間には一対のセクション枠
４が両外枠３、３間に互いに平行に配されて一体的に架
設されており、これら外枠、セクション枠により形成さ
れる略正方形の枠体内に単位リードフレーム２が構成さ
れている。

【００１８】各単位リードフレーム２において、外枠３
にはタブ吊りリード５が直角方向に配されて一体的に突
設されており、タブ吊りリード５の先端には略長方形の
平板形状に形成されたタブ６が、外枠３、３およびセク
ション枠４、４の枠形状と略同心的に配されて一体的に
吊持されている。そして、タブ吊りリード５が中間部に
おいて屈曲されることにより、タブ６は後記するリード
群と平行な状態で一方向に下げられる（所謂タブ下げ。 ）

【００１９】外枠３、３間にはダム部材７が一対、タブ
６の両脇位置に互いに対称形に配されて直角に架設され
ており、両ダム部材７、７には複数本のリード８が長手
方向に等間隔に配されて、互いに平行で、ダム部材７と
直交するように一体的に突設されている。そして、各リ
ード８のタブ側端部は先端をタブ６に近接してこれを取
り囲むように配されることにより、インナリード９をそ
れぞれ構成している。他方、各リード８の反タブ側延長
部分はその先端がセクション枠４にそれぞれ接続されて
おり、セクション枠４から離間して切り離されることに
よりアウタリード１０をそれぞれ構成するようになって
いる。また、ダム部材７における隣り合うリード８、８
間の部分はパッケージ成形時にレジンの流れをせき止め
るダム７ａを実質的に構成するようになっている。

【００２０】以上のように構成されている多連リードフ
レーム１における各単位リードフレーム２のタブ６上に
は集積回路を作り込まれたペレット１２が適当な手段に
より形成されたボンディング層１１によって、図４に示
されているようにボンディングされている。そして、ボ
ンディングされたペレット１２の電極パッドには各イン
ナリード９との間にワイヤ１３がそれぞれボンディング
されている。この状態において、ペレット１２に作り込
まれた集積回路は電極パッド、ワイヤ１３、インナリー
ド９およびアウタリード１０を介して電気的に外部に引
き出されるようになっている。

【００２１】そして、このように構成されてペレット１
２が搭載された単位リードフレーム２には樹脂封止パッ
ケージ１４が、トランスファ成形装置（図示せず）によ
り成形材料として樹脂が使用されて、図４に示されてい
るように略長方形の平盤形状に一体成形される。そして
、この樹脂封止パッケージ１４により前記インナリード
９、ペレット１２、ワイヤ１３およびタブ６が樹脂封止
される。この状態において、タブ６等以外のアウタリー
ド１０群は樹脂封止パッケージ１４の短辺側２側面から
それぞれ突出された状態になっている。

【００２２】その後、単位リードフレーム２はタブ吊り
リード５の樹脂封止パッケージ１４からの突出部、セク
ション枠４とアウタリード１０との接続部、およびダム
７ａをそれぞれ切断されるとともに、アウタリード１０
群を樹脂封止パッケージ１４の外部において下方に屈曲
され、かつ、水平外方向に屈曲される（図示せず）。こ
のリード切断成形工程により、アウタリード１０は図１
および図２に示されているように所謂ガル・ウィング形
状に形成される。このようにしてアウタリード１０群が
ガル・ウィング形状にそれぞれ成形された状態において
、各アウタリード１０における接地部１０ａは全体的に
略水平な状態になっている。そして、この状態において
、ＴＳＯＰ・ＩＣ１５が製造されたことになる。

【００２３】そして、本実施例においては、このＴＳＯ
Ｐ・ＩＣ１５のアウタリード１０のそれぞれにクリーム
はんだ１６が、接地部１０ａの接地面を除く表面に略全
体的に薄く塗布されている。クリームはんだ１６ははん
だ粒子粉末とフラックスとが練り混ぜられてペースト状
に構成されたはんだ材料であり、常温において適度な粘
性を備えている。このクリームはんだ１６のアウタリー
ド１０への具体的な塗布方法としては、ディスペンサに
よる塗布法、刷毛による塗布法、スプレー塗布法やスク
リーン印刷法等を使用することができる。

【００２４】次に、本発明の一実施例であるＴＳＯＰ・
ＩＣの実装方法を、前記構成に係るＴＳＯＰ・ＩＣ１５
を実装基板上にリフローはんだ付け処理により表面実装
する場合について説明する。

【００２５】前記構成に係るＴＳＯＰ・ＩＣ１５は実装
基板（以下、プリント配線基板ということがある。）に
、図１および図３に示されているように表面実装されて
使用される。ＴＳＯＰ・ＩＣ１５が実装されるプリント
配線基板２０は基板本体２１を備えており、この基板本
体２１はガラスエポキシ樹脂等の絶縁材料が用いられて
長方形の平板形状に形成されている。基板本体２１の一
主面には複数個のランド２２が形成されており、各ラン
ド２２は銅箔等の導電材料が用いられてリソグラフィー
処理等の適当な手段により、アウタリード１０の接地部
１０ａよりも若干大きめの微小な長方形の薄板に形成さ
れている。そして、各ランド２２上にはクリームはんだ
２３がスクリーン印刷法等の適当な手段により、極薄く
それぞれ塗布されている。また、各ランド２２には基板
本体２１に敷設された電気配線（図示せず）が電気的に
それぞれ接続されている。

【００２６】そして、ランド２２群は前記ＴＳＯＰ・Ｉ
Ｃ１５のアウタリード１０における接地部１０ａにそれ
ぞれ対応するように配列されている。すなわち、ランド
２２群はＴＳＯＰ・ＩＣ１５のアウタリード１０におけ
る接地部１０ａの２列縦隊に対応して２列縦隊に整列さ
れているとともに、各列のランド２２、２２間のピッチ
はアウタリード１０、１０間のピッチに対応されている
。したがって、シュリンク形のＴＳＯＰ・ＩＣ１５が実
装される実装基板２０において、ランド２２は大きさが
アウタリード１０の接地部１０ａに対応して微小に形成
されているとともに、そのランド間ピッチも微小に設定
されていることになる。そして、このように微小なラン
ド２２にはきわめて少量のクリームはんだ２３しか塗布
されていないことになる。

【００２７】ＴＳＯＰ・ＩＣ１５がこのプリント配線基
板２０に表面実装される際、ＴＳＯＰ・ＩＣ１５はプリ
ント配線基板２０上に、各アウタリード１０の接地部１
０ａの裏面（接地面）が各ランド２２にクリームはんだ
２３により接着されてそれぞれ位置決めされた状態で、
載置される。

【００２８】その後、ＴＳＯＰ・ＩＣ１５がセットされ
たプリント配線基板２０は、赤外線リフロー等の適当な
リフローはんだ付け処理方法によって、はんだ付け処理
される。このリフローはんだ付け処理において、各ラン
ド２２にそれぞれ塗布されたクリームはんだ２３が加熱
溶融するとともに、各アウタリード１０の表面にそれぞ
れ塗布されたクリームはんだ１６が加熱溶融する。そし
て、このアウタリード１０のクリームはんだ１６が溶融
して成る液状のはんだ材料１７は、図２に示されている
ように、アウタリード１０の表面に沿って流下し、アウ
タリード１０の接地部１０ａとランド２２との接触部に
至る。このとき、アウタリード１０の接地部１０ａ側が
アウタリード１０の樹脂封止パッケージ１４側よりも高
温に加熱されていると、表面張力と温度勾配との関係等
によって、液状のはんだ材料１７はアウタリード１０の
接地部１０ａ側へより一層流下し易くなる。すなわち、
液状のはんだ材料１７は温度の高い方向に向かって導か
れるように流れて行く。

【００２９】このようにして、クリームはんだ１６が加
熱溶融されて流下し、接地部１０ａとランド２２との接
触部に至ったはんだ材料１７は、ランド２３のクリーム
はんだ２３が加熱溶融したはんだ材料とともに、冷却に
伴って自然的に固化する。そして、はんだ材料が固化す
ると、各アウタリード１０と各ランド２２との間にはは
んだ付け部２４がそれぞれ形成される。このようにして
、ＴＳＯＰ・ＩＣ１５はプリント配線基板２０に電気的
かつ機械的に接続され、図３に示されているように表面
実装された状態になる。

【００３０】ところで、シュリンク形のＴＳＯＰ・ＩＣ
１５が実装される実装基板２０において、ランド２２は
大きさがアウタリード１０の接地部１０ａに対応して微
小に形成されているとともに、そのピッチも微小に形成
されていることになる。このように微小なランド２２に
はきわめて少量のクリームはんだ２３しか塗布されてい
ないことになる。したがって、少量のクリームはんだ２
３しか塗布されていない従来例のシュリンク形のＴＳＯ
Ｐ・ＩＣ（図示せず）においては、はんだ付け不良やは
んだ接続強度が不足が発生することになる。

【００３１】しかし、本実施例においては、ランド２２
のクリームはんだ２３とは別に、アウタリード１０にク
リームはんだ１６が予め塗布されており、このクリーム
はんだ１６がリフローはんだ付け処理時に加熱溶融して
流下することにより、ランド２２とアウタリード１０の
接地部１０ａとの接触部に自動的に供給されるため、ラ
ンド２２におけるはんだ材料の不足分が補充されること
になる。その結果、クリームはんだ２３の塗布量がきわ
めて少量であるシュリンク形のＴＳＯＰ・ＩＣ１５のラ
ンド２２ついてのはんだ接続部であっても、はんだ付け
不良の発生を未然に防止することができる。また、適正
なはんだ付け状態により、表面実装後において充分なは
んだ接続強度を確保することができる。

【００３２】前記実施例によれば次の効果が得られる。 ■　　ＴＳＯＰ・ＩＣにおいて、各アウタリードにクリ
ームはんだをそれぞれ塗布しておくことにより、ＴＳＯ
Ｐ・ＩＣの実装基板への実装時に、微小なランドのそれ
ぞれで不足するはんだ材料をアウタリードのクリームは
んだによってそれぞれ補充することができるため、各ア
ウタリードにおいて適正なはんだ付け状態を作り出すこ
とができ、はんだ付け不良やはんだ接続強度不足の発生
を防止することができる。

【００３３】■　　アウタリードの実装基板との接地部
において適正な量のはんだ材料を確保することにより、
適正なはんだ付け状態を作り出すことができるため、は
んだブリッジ現象の発生を防止することができる。

【００３４】図５は本発明の実施例２であるＴＳＯＰ・
ＩＣを示す図１に相当する拡大部分斜視図である。

【００３５】本実施例２が前記実施例１と異なる点は、
各アウタリード１０の途中にクリームはんだ溜部１８が
、アウタリード１０の立ち上がり部の一部を半円筒形状
に径方向内向きに弯曲されて形成されており、このクリ
ームはんだ溜部１８にクリームはんだ１６がそれぞれ塗
布されて溜られている点にある。そして、このクリーム
はんだ溜部１８は多連リードフレームの成形工程または
リード切断成形工程において各アウタリード１０に同時
成形される。

【００３６】本実施例２によれば、クリーム溜部１８が
形成されているので、各アウタリードにクリームはんだ
１６を確実に保持させることができる。

【００３７】図６は本発明の実施例３であるＳＯＰ・Ｉ
Ｃを示す図１に相当する拡大部分斜視図である。

【００３８】本実施例３が前記実施例１と異なる点は、
各アウタリード１０の途中にクリームはんだ溜部として
の肩部１８Ａが、アウタリード１０の立ち上がり部の一
部を階段状に屈曲されて形成されており、このクリーム
はんだ溜肩部１８Ａにクリームはんだ１６が塗布されて
溜められている点にある。本実施例３によれば、前記実
施例２と同様の作用および効果が得られる。

【００３９】図７は本発明の実施例４であるＳＯＰ・Ｉ
Ｃを示す図１に相当する拡大部分斜視図である。

【００４０】本実施例４が前記実施例１と異なる点は、
各アウタリード１０の途中にクリームはんだ溜部として
の透孔１８Ｂがそれぞれ明けられており、この透孔１８
Ｂにクリームはんだ１６が塗布されて溜られている点に
ある。そして、この透孔１８Ｂは多連リードフレームの
成形工程において各アウタリードと同様成形される。本
実施例４によれば、前記実施例２と同様の作用および効
果が得られる。

【００４１】図８は本発明の実施例５であるＳＯＩ・Ｉ
Ｃを示す図１に相当する拡大部分斜視図である。

【００４２】本実施例５が前記実施例１と異なる点は、
スモール・アウトライン・Ｉリーディッド・パッケージ
を備えているＩＣに形成されている点と、Ｉリーディッ
ド形状のアウタリード１０Ａの途中に十字形状のクリー
ムはんだ溜部１８Ｃが一体的に形成されており、このク
リームはんだ溜部１８Ｃにクリームはんだ１６が塗布さ
れて溜られている点にある。本実施例５においても、前
記実施例２と同様の作用および効果が得られる。

【００４３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００４４】例えば、アウタリードに予め塗布するクリ
ームはんだの量は、アウタリード接地部およびランドの
大きさと、両者間で必要なはんだ接続強度との相関関係
等により最適値を選定することが望ましい。

【００４５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガル・
ウィング形状、および、Ｉリーディッド形状（バッドリ
ード形状）のアウタリードを備えているＩＣの実装技術
につき説明したが、それに限定されるものではなく、Ｊ
リーディッド形状のアウタリードを備えているＩＣ等の
実装技術についても適用することができるし、アウタリ
ードが２方向に突設されているパッケージを備えている
ＩＣに限らず、アウタリードが４方向に突設されている
クワッド・フラット・パッケージを備えているＩＣの実
装技術についても適用することができる。

【００４６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。

【００４７】表面実装形パッケージを備えている半導体
装置の実装方法において、各アウタリードにはんだクリ
ームをそれぞれ塗布しておくことにより、リフローはん
だ付け処理時に、当該はんだクリームが加熱溶融してア
ウタリードとランドとの接触部に自然供給される状態に
なるため、各アウタリードにおいて適正なはんだ付け状
態を作り出すことができ、はんだ付け不良やはんだ接続
強度不足の発生を防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるＴＳＯＰ・ＩＣの実装
方法を示す拡大部分斜視図である。

【図２】本発明の一実施例であるＴＳＯＰ・ＩＣを示す
一部切断正面図である。

【図３】その実装後を示す一部切断正面図である。

【図４】本発明の一実施例であるＴＳＯＰ・ＩＣの樹脂
封止後のリードフレーム状態を示す一部切断平面図であ
る。

【図５】本発明の実施例２であるＴＳＯＰ・ＩＣの実装
方法を示す図１に相当する拡大部分斜視図である。

【図６】本発明の実施例３であるＳＯＰ・ＩＣの実装方
法を示す図１に相当する拡大部分斜視図である。

【図７】本発明の実施例４であるＳＯＰ・ＩＣの実装方
法を示す図１に相当する拡大部分斜視図である。

【図８】本発明の実施例５であるＳＯＩ・ＩＣの実装方
法を示す図１に相当する拡大部分斜視図である。

【符号の説明】

１…多連リードフレーム、２…単位リードフレーム、３
…外枠、３ａ…位置決め孔、４…セクション枠、５…タ
ブ吊りリード、６…タブ、７…ダム部材、８…リード、
９…インナリード、１０…アウタリード、１０ａ…接地
部、１１…ボンディング層、１２…ペレット、１３…ワ
イヤ、１４…樹脂封止パッケージ、１５…ＴＳＯＰ・Ｉ
Ｃ（半導体装置）、１６…クリームはんだ、１７…液状
はんだ材料、１８、１８Ａ、１８Ｂ、１８Ｃ…クリーム
はんだ溜部、２０…プリント配線基板（実装基板）、２
１…基板本体、２２…ランド、２３…クリームはんだ、
２４…はんだ付け部。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　表面実装形パッケージを備えている半
   導体装置において、前記表面実装形パッケージの各アウ
   タリードの少なくとも一部にクリームはんだがそれぞれ
   塗布されていることを特徴とする半導体装置。
2. 【請求項２】　　前記アウタリードの一部にクリームは
   んだ溜部がそれぞれ形成されており、各クリームはんだ
   溜部にクリームはんだがそれぞれ溜められていることを
   特徴とする請求項１に記載の半導体装置。
3. 【請求項３】　　表面実装形パッケージを備えている半
   導体装置を実装基板上に実装する半導体装置の実装方法
   において、前記半導体装置の各アウタリードの少なくと
   も一部にクリームはんだをそれぞれ塗布しておき、この
   半導体装置を前記実装基板上にアウタリード群を実装基
   板に形成されたランド群にそれぞれ当接させてセットし
   た後、リフローはんだ付け処理により前記クリームはん
   だを溶融させて、溶融したはんだ材料をランドとアウタ
   リードとの接触部にそれぞれ供給して、各アウタリード
   を各ランドにそれぞれはんだ付けさせることを特徴とす
   る半導体装置の実装方法。