JPH04280898A - Ｓｉ基板上への化合物半導体の結晶成長法 - Google Patents
Ｓｉ基板上への化合物半導体の結晶成長法Info
- Publication number
- JPH04280898A JPH04280898A JP6902391A JP6902391A JPH04280898A JP H04280898 A JPH04280898 A JP H04280898A JP 6902391 A JP6902391 A JP 6902391A JP 6902391 A JP6902391 A JP 6902391A JP H04280898 A JPH04280898 A JP H04280898A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- gaas
- layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉ基板上にＧａＡｓ
，ＩｎＰなどの化合物半導体をエピタキシャル成長させ
る方法に関するものである。
，ＩｎＰなどの化合物半導体をエピタキシャル成長させ
る方法に関するものである。
【０００２】
【従来の技術】発光素子や高感度受光素子，高速電子素
子などの半導体素子は、ＧａＡｓ等の化合物半導体を材
料として作製されているが、かかる化合物半導体の基板
は一般に高価で脆く、比重が大きいとともに、大面積化
が困難であるなどの問題がある。そこで、大面積化が可
能で軽量、高強度で且つ安価なＳｉ基板上に、上記化合
物半導体をエピタキシャル成長させることが考えられて
いる。
子などの半導体素子は、ＧａＡｓ等の化合物半導体を材
料として作製されているが、かかる化合物半導体の基板
は一般に高価で脆く、比重が大きいとともに、大面積化
が困難であるなどの問題がある。そこで、大面積化が可
能で軽量、高強度で且つ安価なＳｉ基板上に、上記化合
物半導体をエピタキシャル成長させることが考えられて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、Ｓｉと
化合物半導体とではその格子定数や熱膨張係数が異なる
ため、Ｓｉ基板上にそのまま化合物半導体をエピタキシ
ャル成長させると、化合物半導体の結晶中に高密度の結
晶欠陥が発生し、これが前記発光素子などとして用いる
場合のデバイス特性を悪化させていた。
化合物半導体とではその格子定数や熱膨張係数が異なる
ため、Ｓｉ基板上にそのまま化合物半導体をエピタキシ
ャル成長させると、化合物半導体の結晶中に高密度の結
晶欠陥が発生し、これが前記発光素子などとして用いる
場合のデバイス特性を悪化させていた。
【０００４】本発明は以上の事情を背景として為された
もので、その目的とするところは、Ｓｉ基板上に結晶欠
陥が少ない化合物半導体をエピタキシャル成長させるこ
とにある。
もので、その目的とするところは、Ｓｉ基板上に結晶欠
陥が少ない化合物半導体をエピタキシャル成長させるこ
とにある。
【０００５】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、Ｓｉ基板上に化合物半導体をエピタキ
シャル成長させる方法であって、（ａ）前記Ｓｉ基板上
にＳｉをエピタキシャル成長させてＳｉエピタキシャル
層を形成する工程と、（ｂ）そのＳｉエピタキシャル層
の上に前記化合物半導体をエピタキシャル成長させる工
程とを含むことを特徴とする。
めに、本発明は、Ｓｉ基板上に化合物半導体をエピタキ
シャル成長させる方法であって、（ａ）前記Ｓｉ基板上
にＳｉをエピタキシャル成長させてＳｉエピタキシャル
層を形成する工程と、（ｂ）そのＳｉエピタキシャル層
の上に前記化合物半導体をエピタキシャル成長させる工
程とを含むことを特徴とする。
【０００６】
【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。
細に説明する。
【０００７】図１は、本発明方法に従って製造されたエ
ピタキシャルウェハの一例を説明する図で、かかるエピ
タキシャルウェハ１０は、Ｓｉ基板１２上にＳｉエピタ
キシャル層１４、バッファ層１６、ＧａＡｓ層１８、歪
超格子層２０、およびＧａＡｓ層２２が順次積層された
もので、バッファ層１４から上の部分が目的とする化合
物半導体である。
ピタキシャルウェハの一例を説明する図で、かかるエピ
タキシャルウェハ１０は、Ｓｉ基板１２上にＳｉエピタ
キシャル層１４、バッファ層１６、ＧａＡｓ層１８、歪
超格子層２０、およびＧａＡｓ層２２が順次積層された
もので、バッファ層１４から上の部分が目的とする化合
物半導体である。
【０００８】上記Ｓｉ基板１２は、通常の引上げ法によ
って作製されたｐ−Ｓｉで、その表面の結晶面方位は（
１００）から〔０１１〕方向に３．６°傾けてあり、不
純物濃度は１０１８（ａｔｏｍ／ｃｍ３ ）程度である
。Ｓｉエピタキシャル層１４は、ＣＶＤ（化学気相成長
）法により約１０００℃〜１１００℃でＳｉＨ４ を熱
分解してＳｉをエピタキシャル成長させたもので、この
Ｓｉエピタキシャル層１４もｐ−Ｓｉから成り、その厚
さは約１１μｍで、不純物濃度は１０１８（ａｔｏｍ／
ｃｍ３ ）程度である。
って作製されたｐ−Ｓｉで、その表面の結晶面方位は（
１００）から〔０１１〕方向に３．６°傾けてあり、不
純物濃度は１０１８（ａｔｏｍ／ｃｍ３ ）程度である
。Ｓｉエピタキシャル層１４は、ＣＶＤ（化学気相成長
）法により約１０００℃〜１１００℃でＳｉＨ４ を熱
分解してＳｉをエピタキシャル成長させたもので、この
Ｓｉエピタキシャル層１４もｐ−Ｓｉから成り、その厚
さは約１１μｍで、不純物濃度は１０１８（ａｔｏｍ／
ｃｍ３ ）程度である。
【０００９】Ｓｉエピタキシャル層１４が設けられたＳ
ｉ基板１２は、室温まで冷却した後ＣＶＤの反応炉から
取り出されて数日間大気中に放置され、その後、化合物
半導体としてのＧａＡｓをＳｉエピタキシャル層１４上
にエピタキシャル成長させた。かかるＧａＡｓのエピタ
キシャル成長に際しては、予め有機溶剤による超音波清
浄を行うとともにフッ酸によるエッチング処理を施し、
Ｓｉエピタキシャル層１４の表面を清浄化した後、ＭＯ
ＣＶＤ（有機金属化学気相成長）装置の反応炉内にセッ
トして、図３に示されている加熱温度で成長処理を行っ
た。なお、この加熱温度はＳｉ基板１２がセットされる
サセプタにおける温度である。
ｉ基板１２は、室温まで冷却した後ＣＶＤの反応炉から
取り出されて数日間大気中に放置され、その後、化合物
半導体としてのＧａＡｓをＳｉエピタキシャル層１４上
にエピタキシャル成長させた。かかるＧａＡｓのエピタ
キシャル成長に際しては、予め有機溶剤による超音波清
浄を行うとともにフッ酸によるエッチング処理を施し、
Ｓｉエピタキシャル層１４の表面を清浄化した後、ＭＯ
ＣＶＤ（有機金属化学気相成長）装置の反応炉内にセッ
トして、図３に示されている加熱温度で成長処理を行っ
た。なお、この加熱温度はＳｉ基板１２がセットされる
サセプタにおける温度である。
【００１０】上記図３を参照しつつ、ＧａＡｓのエピタ
キシャル成長について具体的に説明すると、先ず、１０
００℃程度まで加熱してＳｉエピタキシャル層１４の表
面に付着している酸化物等を除去し、その後４００℃程
度まで降温してＧａＡｓを結晶成長させた。この４００
℃程度でＧａＡｓを結晶成長させたものが前記バッファ
層１６であり、その厚さは約１２．５ｎｍである。この
バッファ層１６は結晶成長温度が低いため、この段階で
は単結晶となっていないが、続いて７５０℃程度まで昇
温することにより単結晶となり、その７５０℃程度に維
持した状態でバッファ層１６の上に更にＧａＡｓをエピ
タキシャル成長させた。この７５０℃程度でＧａＡｓを
エピタキシャル成長させたものが前記ＧａＡｓ層１８で
あり、その厚さは約１μｍである。上記バッファ層１６
は、ＳｉとＧａＡｓとの格子不整合を緩和するために形
成されるものである。
キシャル成長について具体的に説明すると、先ず、１０
００℃程度まで加熱してＳｉエピタキシャル層１４の表
面に付着している酸化物等を除去し、その後４００℃程
度まで降温してＧａＡｓを結晶成長させた。この４００
℃程度でＧａＡｓを結晶成長させたものが前記バッファ
層１６であり、その厚さは約１２．５ｎｍである。この
バッファ層１６は結晶成長温度が低いため、この段階で
は単結晶となっていないが、続いて７５０℃程度まで昇
温することにより単結晶となり、その７５０℃程度に維
持した状態でバッファ層１６の上に更にＧａＡｓをエピ
タキシャル成長させた。この７５０℃程度でＧａＡｓを
エピタキシャル成長させたものが前記ＧａＡｓ層１８で
あり、その厚さは約１μｍである。上記バッファ層１６
は、ＳｉとＧａＡｓとの格子不整合を緩和するために形
成されるものである。
【００１１】その後、一旦２００℃程度まで降温した後
９００℃程度まで昇温し、その９００℃程度に約１０分
間保持した後再び２００℃程度まで降温するという熱サ
イクルを行う。この熱サイクルは、上記ＧａＡｓ層１８
をアニールして転位等の結晶欠陥を逃がすためのもので
ある。２００℃程度まで降温したら直ちに７５０℃程度
まで昇温し、ＧａＡｓＰとＧａＡｓとを交互にエピタキ
シャル成長させる。これが前記歪超格子層２０であり、
その厚さは約０．２μｍである。
９００℃程度まで昇温し、その９００℃程度に約１０分
間保持した後再び２００℃程度まで降温するという熱サ
イクルを行う。この熱サイクルは、上記ＧａＡｓ層１８
をアニールして転位等の結晶欠陥を逃がすためのもので
ある。２００℃程度まで降温したら直ちに７５０℃程度
まで昇温し、ＧａＡｓＰとＧａＡｓとを交互にエピタキ
シャル成長させる。これが前記歪超格子層２０であり、
その厚さは約０．２μｍである。
【００１２】上記歪超格子層２０を形成した後、再び２
００℃への降温、９００℃への昇温、９００℃に１０分
間保持、２００℃への降温から成る熱サイクルを行って
アニールし、最後に、７５０℃程度で再びＧａＡｓをエ
ピタキシャル成長させた。この７５０℃程度でＧａＡｓ
をエピタキシャル成長させたものが前記ＧａＡｓ層２２
であり、その厚さは約１．８μｍである。したがって、
Ｓｉエピタキシャル層１４上には、歪超格子層２０も含
めて約３μｍのＧａＡｓ単結晶がエピタキシャル成長さ
せられたことになる。
００℃への降温、９００℃への昇温、９００℃に１０分
間保持、２００℃への降温から成る熱サイクルを行って
アニールし、最後に、７５０℃程度で再びＧａＡｓをエ
ピタキシャル成長させた。この７５０℃程度でＧａＡｓ
をエピタキシャル成長させたものが前記ＧａＡｓ層２２
であり、その厚さは約１．８μｍである。したがって、
Ｓｉエピタキシャル層１４上には、歪超格子層２０も含
めて約３μｍのＧａＡｓ単結晶がエピタキシャル成長さ
せられたことになる。
【００１３】このようにして作製されたエピタキシャル
ウェハ１０のＧａＡｓ層２２の表面を溶融ＫＯＨでエッ
チングし、結晶欠陥によって発生するエッチピットの密
度を測定したところ、１×１０５ 個／ｃｍ２ であっ
た。 これに対し、図２に示されているように、上記Ｓｉエピ
タキシャル層１４を形成することなく、Ｓｉ基板２４上
に直接バッファ層１６、ＧａＡｓ層１８、歪超格子層２
０、およびＧａＡｓ層２２をエピタキシャルウェハ１０
の場合と全く同じ方法、具体的には図３に示されている
加熱温度でエピタキシャル成長させてエピタキシャルウ
ェハ２６を作製し、そのＧａＡｓ層２２の表面を溶融Ｋ
ＯＨでエッチングしてエッチピット密度を測定したとこ
ろ、３×１０６ 個／ｃｍ２ であった。すなわち、Ｓ
ｉ基板１２上にＳｉエピタキシャル層１４を形成して、
その上にＧａＡｓをエピタキシャル成長させると、Ｓｉ
基板２４上に直接ＧａＡｓをエピタシャル成長させた場
合に比較して、結晶欠陥が約１／３０になったのである
。なお、上記Ｓｉ基板２４は引上げ法によって作製され
たｎ−Ｓｉであり、その不純物濃度は１０１８（ａｔｏ
ｍ／ｃｍ３ ）程度である。
ウェハ１０のＧａＡｓ層２２の表面を溶融ＫＯＨでエッ
チングし、結晶欠陥によって発生するエッチピットの密
度を測定したところ、１×１０５ 個／ｃｍ２ であっ
た。 これに対し、図２に示されているように、上記Ｓｉエピ
タキシャル層１４を形成することなく、Ｓｉ基板２４上
に直接バッファ層１６、ＧａＡｓ層１８、歪超格子層２
０、およびＧａＡｓ層２２をエピタキシャルウェハ１０
の場合と全く同じ方法、具体的には図３に示されている
加熱温度でエピタキシャル成長させてエピタキシャルウ
ェハ２６を作製し、そのＧａＡｓ層２２の表面を溶融Ｋ
ＯＨでエッチングしてエッチピット密度を測定したとこ
ろ、３×１０６ 個／ｃｍ２ であった。すなわち、Ｓ
ｉ基板１２上にＳｉエピタキシャル層１４を形成して、
その上にＧａＡｓをエピタキシャル成長させると、Ｓｉ
基板２４上に直接ＧａＡｓをエピタシャル成長させた場
合に比較して、結晶欠陥が約１／３０になったのである
。なお、上記Ｓｉ基板２４は引上げ法によって作製され
たｎ−Ｓｉであり、その不純物濃度は１０１８（ａｔｏ
ｍ／ｃｍ３ ）程度である。
【００１４】以上、本発明方法に従って作製されたエピ
タキシャルウェハの一例、並びに結晶欠陥低減に関する
試験結果について説明したが、本発明は他の態様で実施
することもできる。
タキシャルウェハの一例、並びに結晶欠陥低減に関する
試験結果について説明したが、本発明は他の態様で実施
することもできる。
【００１５】例えば、前記実施例では化合物半導体とし
てＧａＡｓをエピタキシャル成長させる場合について説
明したが、ＩｎＰなどの他の化合物半導体をＳｉ基板上
に形成する場合にも本発明は同様に適用され得る。
てＧａＡｓをエピタキシャル成長させる場合について説
明したが、ＩｎＰなどの他の化合物半導体をＳｉ基板上
に形成する場合にも本発明は同様に適用され得る。
【００１６】また、前記実施例ではＭＯＣＶＤ法を用い
て化合物半導体をエピタキシャル成長させる場合につい
て説明したが、分子線エピタキシー法などの他のエピタ
キシャル成長法を採用することもできる。
て化合物半導体をエピタキシャル成長させる場合につい
て説明したが、分子線エピタキシー法などの他のエピタ
キシャル成長法を採用することもできる。
【００１７】また、前記ＧａＡｓのエピタキシャル成長
工程はあくまでも一例で、例えばバッファ層１６の代わ
りにＧａＰ層、ＧａＰ／ＧａＡｓＰ歪超格子層、ＧａＡ
ｓＰ／ＧａＡｓ歪超格子層を順次エピタキシャル成長さ
せて、ＳｉとＧａＡｓとの格子不整合を緩和することも
できるなど、必要に応じて適宜変更され得る。要するに
、Ｓｉ基板上にＳｉをエピタキシャル成長させて、その
上に化合物半導体をエピタキシャル成長させるようにな
っておれば良く、その化合物半導体のエピタキシャル成
長に際しては種々の手法が採用され得るのである。
工程はあくまでも一例で、例えばバッファ層１６の代わ
りにＧａＰ層、ＧａＰ／ＧａＡｓＰ歪超格子層、ＧａＡ
ｓＰ／ＧａＡｓ歪超格子層を順次エピタキシャル成長さ
せて、ＳｉとＧａＡｓとの格子不整合を緩和することも
できるなど、必要に応じて適宜変更され得る。要するに
、Ｓｉ基板上にＳｉをエピタキシャル成長させて、その
上に化合物半導体をエピタキシャル成長させるようにな
っておれば良く、その化合物半導体のエピタキシャル成
長に際しては種々の手法が採用され得るのである。
【００１８】また、前記実施例ではＳｉ基板１２上にＳ
ｉエピタキシャル層１４を形成した後、一旦反応炉から
取り出して室温に放置する場合について説明したが、Ｇ
ａＡｓをエピタキシャル成長させるＭＯＣＶＤ装置にＳ
ｉＨ４ のガスタンクを設けて、Ｓｉのエピタキシャル
成長とＧａＡｓのエピタキシャル成長とを連続的に行う
ようにすることも可能である。
ｉエピタキシャル層１４を形成した後、一旦反応炉から
取り出して室温に放置する場合について説明したが、Ｇ
ａＡｓをエピタキシャル成長させるＭＯＣＶＤ装置にＳ
ｉＨ４ のガスタンクを設けて、Ｓｉのエピタキシャル
成長とＧａＡｓのエピタキシャル成長とを連続的に行う
ようにすることも可能である。
【００１９】また、前記実施例ではＳｉＨ４ を熱分解
してＳｉをエピタキシャル成長させる場合について説明
したが、ＳｉＨ２ Ｃｌ２を熱分解してＳｉを気相成長
させたり、ＳｉＣｌ４ を水素還元してＳｉを気相成長
させたりするなど、他のエピタキシャル成長手段を採用
することもできる。
してＳｉをエピタキシャル成長させる場合について説明
したが、ＳｉＨ２ Ｃｌ２を熱分解してＳｉを気相成長
させたり、ＳｉＣｌ４ を水素還元してＳｉを気相成長
させたりするなど、他のエピタキシャル成長手段を採用
することもできる。
【００２０】その他一々例示はしないが、本発明は当業
者の知識に基づいて種々の変更，改良を加えた態様で実
施することができる。
者の知識に基づいて種々の変更，改良を加えた態様で実
施することができる。
【００２１】
【発明の効果】以上詳述したように、Ｓｉ基板上にＳｉ
をエピタキシャル成長させてＳｉエピタキシャル層を形
成し、そのＳｉエピタキシャル層の上に化合物半導体を
エピタキシャル成長させる本発明方法によれば、前述の
試験結果から明らかなように、Ｓｉ基板上に直接化合物
半導体をエピタキシャル成長させる場合に比較して化合
物半導体内の結晶欠陥が低減されるのである。
をエピタキシャル成長させてＳｉエピタキシャル層を形
成し、そのＳｉエピタキシャル層の上に化合物半導体を
エピタキシャル成長させる本発明方法によれば、前述の
試験結果から明らかなように、Ｓｉ基板上に直接化合物
半導体をエピタキシャル成長させる場合に比較して化合
物半導体内の結晶欠陥が低減されるのである。
【図１】本発明方法に従って作製されたエピタキシャル
ウェハの一例を説明する図である。
ウェハの一例を説明する図である。
【図２】Ｓｉ基板上に直接ＧａＡｓをエピタキシャル成
長させたエピタキシャルウェハの一例を説明する図であ
る。
長させたエピタキシャルウェハの一例を説明する図であ
る。
【図３】図１および図２のエピタキシャルウェハにおけ
るＧａＡｓのエピタキシャル成長工程を説明する加熱温
度のタイムチャートである。
るＧａＡｓのエピタキシャル成長工程を説明する加熱温
度のタイムチャートである。
１２：Ｓｉ基板
１４：Ｓｉエピタキシャル層
Claims (1)
- 【請求項１】 Ｓｉ基板上に化合物半導体をエピタキ
シャル成長させる方法であって、前記Ｓｉ基板上にＳｉ
をエピタキシャル成長させてＳｉエピタキシャル層を形
成する工程と、該Ｓｉエピタキシャル層の上に前記化合
物半導体をエピタキシャル成長させる工程とを含むこと
を特徴とするＳｉ基板上への化合物半導体の結晶成長法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6902391A JPH04280898A (ja) | 1991-03-08 | 1991-03-08 | Ｓｉ基板上への化合物半導体の結晶成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6902391A JPH04280898A (ja) | 1991-03-08 | 1991-03-08 | Ｓｉ基板上への化合物半導体の結晶成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280898A true JPH04280898A (ja) | 1992-10-06 |
Family
ID=13390576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6902391A Pending JPH04280898A (ja) | 1991-03-08 | 1991-03-08 | Ｓｉ基板上への化合物半導体の結晶成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04280898A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014511815A (ja) * | 2011-04-07 | 2014-05-19 | エヌアーエスペー スリー／ヴィー ゲーエムベーハー | ＩＩＩ／ＶＳｉテンプレートの製造方法 |
| US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
-
1991
- 1991-03-08 JP JP6902391A patent/JPH04280898A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014511815A (ja) * | 2011-04-07 | 2014-05-19 | エヌアーエスペー スリー／ヴィー ゲーエムベーハー | ＩＩＩ／ＶＳｉテンプレートの製造方法 |
| US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0342937A1 (en) | Manufacturing a semiconductor wafer having a III-V group semiconductor compound layer on a silicon substrate | |
| JP2005303246A (ja) | 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法 | |
| WO2022158148A1 (ja) | エピタキシャルウェーハの製造方法 | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JP2019149471A (ja) | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 | |
| JPH04280898A (ja) | Ｓｉ基板上への化合物半導体の結晶成長法 | |
| TW200907124A (en) | Method for forming group-III nitride semiconductor epilayer on silicon substrate | |
| JPH0236060B2 (ja) | ||
| JP2011006304A (ja) | 窒化物半導体基板およびその製造方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP3005281B2 (ja) | 半導体素子の製造方法 | |
| JPH118226A (ja) | 半導体基板表面の清浄化方法及びその装置 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JPH0551295A (ja) | 化合物半導体基板の製造方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP3013340B2 (ja) | 半導体基板及びその製法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| JPH0566357B2 (ja) | ||
| JP2985413B2 (ja) | 化合物半導体装置の製造方法 | |
| CN115997272A (zh) | 在衬底上沉积硅锗层的方法 | |
| JPH0786159A (ja) | 化合物半導体の成長方法 |