JPH0428254A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0428254A JPH0428254A JP13321090A JP13321090A JPH0428254A JP H0428254 A JPH0428254 A JP H0428254A JP 13321090 A JP13321090 A JP 13321090A JP 13321090 A JP13321090 A JP 13321090A JP H0428254 A JPH0428254 A JP H0428254A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- wiring
- semiconductor chip
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 49
- 230000001681 protective effect Effects 0.000 claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 abstract description 14
- 238000010008 shearing Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップをモールド樹脂パッケージに封入
した構成の半導体装置に関する。
した構成の半導体装置に関する。
従来、半導体チップの表面保護膜として、ＰＳＧ膜とプ
ラズマＣＶＤ法により形成される窒化膜（以下、プラズ
マ窒化膜という）の積層膜からなるパッシベーション膜
が用いられている。第６図はこの種の半導体チップの断
面構造図である。同図において、２１は半導体基板、２
２は絶縁膜、２３はアルミニウム配線、２４はＰＳＧ膜
、２５はプラズマ窒化膜である。このパッシベーション
膜はモールド樹脂パッケージに封入された半導体チップ
の水分浸入によるアルミニウムコロ−ジョンを防ぎ、ま
た外部から浸入するナトリウムイオン等の可動イオンが
半導体素子に到達するのを阻止する。
ラズマＣＶＤ法により形成される窒化膜（以下、プラズ
マ窒化膜という）の積層膜からなるパッシベーション膜
が用いられている。第６図はこの種の半導体チップの断
面構造図である。同図において、２１は半導体基板、２
２は絶縁膜、２３はアルミニウム配線、２４はＰＳＧ膜
、２５はプラズマ窒化膜である。このパッシベーション
膜はモールド樹脂パッケージに封入された半導体チップ
の水分浸入によるアルミニウムコロ−ジョンを防ぎ、ま
た外部から浸入するナトリウムイオン等の可動イオンが
半導体素子に到達するのを阻止する。
このような従来の半導体チップにおいては、近年の素子
集積規模の増大に伴うチップサイズの増大に伴って半導
体装置の信頼性が低下されるという問題が生じている。
集積規模の増大に伴うチップサイズの増大に伴って半導
体装置の信頼性が低下されるという問題が生じている。
すなわち、第７図に示すように、この種の半導体チップ
をモールド樹脂２６内に封入したときには、モールド樹
脂と半導体チップの熱膨張係数の違いから、モールド樹
脂の収縮が半導体チップにチップ中心に向かう応力を与
える。この応力は半導体チップ表面で凸部となっている
アルミニウム配線２３の箇所において剪断応力となり、
その強さはチップ周辺部に向かうほど大きくなる。
をモールド樹脂２６内に封入したときには、モールド樹
脂と半導体チップの熱膨張係数の違いから、モールド樹
脂の収縮が半導体チップにチップ中心に向かう応力を与
える。この応力は半導体チップ表面で凸部となっている
アルミニウム配線２３の箇所において剪断応力となり、
その強さはチップ周辺部に向かうほど大きくなる。
したがって、モールド樹脂パッケージへの温度サイクル
ストレスは、この剪断応力によりＰＳＧ膜２膜中４ラズ
マ窒化膜２５等のパッシベーション膜にクラックを発生
させ、あるいはアルミニウム配線２３内に滑り面２７を
発生させてアルミニウム配線２３のスライド現象を発生
させる。これらの現象は半導体装置における耐湿性の低
下やアルミニウム配線の短絡や断線故障等の信頼性の劣
化を生じさせる問題となる。特に、この問題はチップサ
イズが大きいほど顕著となる。
ストレスは、この剪断応力によりＰＳＧ膜２膜中４ラズ
マ窒化膜２５等のパッシベーション膜にクラックを発生
させ、あるいはアルミニウム配線２３内に滑り面２７を
発生させてアルミニウム配線２３のスライド現象を発生
させる。これらの現象は半導体装置における耐湿性の低
下やアルミニウム配線の短絡や断線故障等の信頼性の劣
化を生じさせる問題となる。特に、この問題はチップサ
イズが大きいほど顕著となる。
本発明の目゛的は、このような現象を防止して信頼性を
向上させる半導体装置を提供することにある。
向上させる半導体装置を提供することにある。
本発明の半導体装置は、半導体基板上に形成された配線
及びパッシベーション膜上に、アルミニウムの保護膜を
形成している。
及びパッシベーション膜上に、アルミニウムの保護膜を
形成している。
この場合、パッシベーション膜の上面を平坦化し、この
平坦化されたパッシベーション膜上にアルミニウムの保
護膜を形成することが好ましい。
平坦化されたパッシベーション膜上にアルミニウムの保
護膜を形成することが好ましい。
本発明によれば、半導体装置をモールド樹脂パッケージ
として構成したときにモールド樹脂から加えられる剪断
応力を、アルミニウム保護膜の内部に構成される滑り面
において吸収でき、該剪断応力がパッシベーション膜や
配線に及ぶことを防止する。
として構成したときにモールド樹脂から加えられる剪断
応力を、アルミニウム保護膜の内部に構成される滑り面
において吸収でき、該剪断応力がパッシベーション膜や
配線に及ぶことを防止する。
次に、本発明を図面を参照して説明する。
（第１実施例）
第１図は本発明の半導体装置の一実施例の断面図である
。図において、■は所要の素子が形成された半導体基板
、２はこの半導体基板１の表面に形成された絶縁膜、３
はこの絶縁膜２の上に所要パターンに形成された厚さ約
１．０μｍのアルミニウム配線である。このアルミニウ
ム配線３上には、厚さ約０．５μｍのＰＳＧ膜４と、厚
さ約０．５μｍのプラズマ窒化膜５を順次堆積させたパ
ッシベーション膜が形成されている。このパッシベーシ
ョン膜は外部からの水分や可動イオンの浸入を阻・止す
る。さらに、前記プラズマ窒化膜５上には厚さ約１．５
μｍのアルミニウムからなる保護膜６が形成されている
。アルミニウム保護膜６はパッケージのモールド樹脂が
収縮することによる応力の緩衝作用を有するが、これは
後述する。
。図において、■は所要の素子が形成された半導体基板
、２はこの半導体基板１の表面に形成された絶縁膜、３
はこの絶縁膜２の上に所要パターンに形成された厚さ約
１．０μｍのアルミニウム配線である。このアルミニウ
ム配線３上には、厚さ約０．５μｍのＰＳＧ膜４と、厚
さ約０．５μｍのプラズマ窒化膜５を順次堆積させたパ
ッシベーション膜が形成されている。このパッシベーシ
ョン膜は外部からの水分や可動イオンの浸入を阻・止す
る。さらに、前記プラズマ窒化膜５上には厚さ約１．５
μｍのアルミニウムからなる保護膜６が形成されている
。アルミニウム保護膜６はパッケージのモールド樹脂が
収縮することによる応力の緩衝作用を有するが、これは
後述する。
第２図（ａ）ないしくｃ＋）は第１図に示した半導体装
置の製造方法を工程順に示す図である。
置の製造方法を工程順に示す図である。
先ず、第２図（ａ）のように、半導体基板１上の絶縁膜
２上に厚さ約１．０μｍのアルミニウムをスパッタ法で
成長させ、フォトリソグラフィ技術を用いて所要パター
ンにエツチング形成することでアルミニウム配線３を形
成する。
２上に厚さ約１．０μｍのアルミニウムをスパッタ法で
成長させ、フォトリソグラフィ技術を用いて所要パター
ンにエツチング形成することでアルミニウム配線３を形
成する。
次に、第２図（ｂ）のように、常圧ＣＶＤ法によりＰＳ
Ｇ膜４を厚さ約０．５μｍ成長させ、続いてプラズマＣ
ＶＤ法によりプラズマ窒化膜５を厚さ約０．５μｍ成長
させてパッシベーション膜を形成する。
Ｇ膜４を厚さ約０．５μｍ成長させ、続いてプラズマＣ
ＶＤ法によりプラズマ窒化膜５を厚さ約０．５μｍ成長
させてパッシベーション膜を形成する。
次に、第２図（Ｃ）のように、厚さ約１．５μｍのアル
ミニウムからなる保護膜６をスバンタ法を用いて成長さ
せる。この場合、保護膜６の厚さは、アルミニウム配線
３によって作られるウェハ表面の段差、すなわちアルミ
ニウム配線３の膜厚１．０μｍ以上にすることが肝要で
ある。
ミニウムからなる保護膜６をスバンタ法を用いて成長さ
せる。この場合、保護膜６の厚さは、アルミニウム配線
３によって作られるウェハ表面の段差、すなわちアルミ
ニウム配線３の膜厚１．０μｍ以上にすることが肝要で
ある。
次に、第２図（ｄ）のように、フォトリソグラフィ技術
ヲ用いてワイヤボンディング用バッド７上のアルミニウ
ム保護膜６．プラズマ窒化膜５゜ＰＳＧ膜４を順次エツ
チング除去してワイヤボンディング用スルーホール８を
形成する。
ヲ用いてワイヤボンディング用バッド７上のアルミニウ
ム保護膜６．プラズマ窒化膜５゜ＰＳＧ膜４を順次エツ
チング除去してワイヤボンディング用スルーホール８を
形成する。
このように構成された第１図の半導体チップは、第３図
に示すように、モールド樹脂パッケージ９内に封入され
る。そして、この状態においてモールド樹脂９と半導体
チップの熱膨張係数の相違により、モールド樹脂９の収
縮が半導体チップへチップ中心に向かう応力を与え、特
に、半導体チップ表面で凸部となるアルミニウム配線３
上のアルミニウム保護膜６に剪断応力を与える。この剪
断応力により、アルミニウム保護膜６では内部に滑り面
１０が形成され、滑り面１０上のアルミニウム保護膜６
をモールド樹脂９の収縮に伴ってスライドさせる。滑り
面１０がアルミニウム保護膜６内に形成されることは、
アルミニウムとプラズマ窒化膜５およびＰＳＧＳ造膜硬
さの違いに起因する。すなわちプラズマ窒化膜５および
ＰＳＧＳ造膜アルミニウムより硬いため、滑り面はアル
ミニウム保護膜６内に形成される。
に示すように、モールド樹脂パッケージ９内に封入され
る。そして、この状態においてモールド樹脂９と半導体
チップの熱膨張係数の相違により、モールド樹脂９の収
縮が半導体チップへチップ中心に向かう応力を与え、特
に、半導体チップ表面で凸部となるアルミニウム配線３
上のアルミニウム保護膜６に剪断応力を与える。この剪
断応力により、アルミニウム保護膜６では内部に滑り面
１０が形成され、滑り面１０上のアルミニウム保護膜６
をモールド樹脂９の収縮に伴ってスライドさせる。滑り
面１０がアルミニウム保護膜６内に形成されることは、
アルミニウムとプラズマ窒化膜５およびＰＳＧＳ造膜硬
さの違いに起因する。すなわちプラズマ窒化膜５および
ＰＳＧＳ造膜アルミニウムより硬いため、滑り面はアル
ミニウム保護膜６内に形成される。
したがって、このアルミニウム保護膜６内部でのスライ
ド現象により前記剪断応力は吸収され、剪断応力が下地
のプラズマ窒化膜５．ＰＳＧ膜４膜用アルミニウム配線
３及ぼすことが無（なり、これらにクラックが生じ、あ
るいはアルミニウム配線３が断線される等の現象が防止
される。
ド現象により前記剪断応力は吸収され、剪断応力が下地
のプラズマ窒化膜５．ＰＳＧ膜４膜用アルミニウム配線
３及ぼすことが無（なり、これらにクラックが生じ、あ
るいはアルミニウム配線３が断線される等の現象が防止
される。
（第２実施例）
第４図は本発明の半導体装置の第２実施例の断面図であ
る。この例では、アルミニウム配線３の上に、表面を平
坦化させたプラズマ５ｉＯＮ膜１１でパッシベーション
膜を形成し、さらにこのプラズマ５ｉＯＮ膜１１上にア
ルミニウム保護膜６を形成している。
る。この例では、アルミニウム配線３の上に、表面を平
坦化させたプラズマ５ｉＯＮ膜１１でパッシベーション
膜を形成し、さらにこのプラズマ５ｉＯＮ膜１１上にア
ルミニウム保護膜６を形成している。
第５図（ａ）ないしくｅ）は第４図に示した半導体装置
の製造方法を工程順に示す図である。
の製造方法を工程順に示す図である。
先ず、第５図（ａ）のように、半導体基板１上の絶縁膜
２上にスパッタ法によりアルミニウムを約１．０μｍ成
長し、かつフォトリソグラフィ技術を用いて所要パター
ンにエツチングすることでアルミニウム配線３を形成す
る。
２上にスパッタ法によりアルミニウムを約１．０μｍ成
長し、かつフォトリソグラフィ技術を用いて所要パター
ンにエツチングすることでアルミニウム配線３を形成す
る。
次に、第５図（ｂ）のように、プラズマＣＶＤ法により
プラズマ５ｉＯＮ膜１１を厚さ約２μｍ成長させる。
プラズマ５ｉＯＮ膜１１を厚さ約２μｍ成長させる。
次に、第５図（Ｃ）のように、ウェハ研削技術によりプ
ラズマ５ｉＯＮ膜１１を約１．５μｍ研削する。これに
より、プラズマ５ｉＯＮ膜１１の表面は平坦化される。
ラズマ５ｉＯＮ膜１１を約１．５μｍ研削する。これに
より、プラズマ５ｉＯＮ膜１１の表面は平坦化される。
次に、第５図（Ｃ）のように、スパッタ法により厚さ約
１．０μｍのアルミニウム保護膜６を形成する。
１．０μｍのアルミニウム保護膜６を形成する。
次に、第５図（ｅ）のように、フォトリソグラフィ技術
を用いてワイヤボンディング用バッド７上のアルミニウ
ム保護膜６をプラズマ５ｉＯＮ膜１１を順次エツチング
除去してワイヤボンディング用スルーボール８を形成す
る。
を用いてワイヤボンディング用バッド７上のアルミニウ
ム保護膜６をプラズマ５ｉＯＮ膜１１を順次エツチング
除去してワイヤボンディング用スルーボール８を形成す
る。
この実施例の構成によれば、半導体チップをモールド樹
脂によりパッケージしたときに、モールド樹脂との熱膨
張係数の相違による剪断応力が発生した場合でも、パッ
シベーション膜表面が平坦化されているため、アルミニ
ウム保護膜６内に効果的に滑り面を形成することができ
る。これにより、第１実施例のものよりも剪断応力を効
果的に吸収することができ、半導体装置の信頼性をさら
に向上させることができる。
脂によりパッケージしたときに、モールド樹脂との熱膨
張係数の相違による剪断応力が発生した場合でも、パッ
シベーション膜表面が平坦化されているため、アルミニ
ウム保護膜６内に効果的に滑り面を形成することができ
る。これにより、第１実施例のものよりも剪断応力を効
果的に吸収することができ、半導体装置の信頼性をさら
に向上させることができる。
以上説明したように本発明は、配線及びパッシベーショ
ン膜上に、アルミニウムの保護膜を形成しているので、
モールド樹脂パッケージとして構成したときにモールド
樹脂から加えられる剪断応力を、アルミニウム保護膜の
内部に構成される滑り面において吸収でき、剪断応力が
パッシベーション膜や配線に及んでこれらが破損される
ことを防止する。これにより、半導体チップ面積の増大
に伴って顕著にされてきたモールド樹脂パッケージの温
度サイクロルストレスによる故障発生および耐湿性劣化
等の品質低下を防くことができ、高品質な半導体装置を
得ることができる。
ン膜上に、アルミニウムの保護膜を形成しているので、
モールド樹脂パッケージとして構成したときにモールド
樹脂から加えられる剪断応力を、アルミニウム保護膜の
内部に構成される滑り面において吸収でき、剪断応力が
パッシベーション膜や配線に及んでこれらが破損される
ことを防止する。これにより、半導体チップ面積の増大
に伴って顕著にされてきたモールド樹脂パッケージの温
度サイクロルストレスによる故障発生および耐湿性劣化
等の品質低下を防くことができ、高品質な半導体装置を
得ることができる。
また、パッシベーション膜の上面を平坦化し、この平坦
化されたパッシベーション膜上にアルミニウムの保護膜
を形成することで、剪断応力をさらに効果的に吸収でき
、半導体装置の信頼性をさらに高めることができる。
化されたパッシベーション膜上にアルミニウムの保護膜
を形成することで、剪断応力をさらに効果的に吸収でき
、半導体装置の信頼性をさらに高めることができる。
第１図は本発明の第１実施例における半導体チップの断
面図、第２図（ａ）ないしくｄ）は第１図の半導体チッ
プの製造方法を工程順に示す断面図、第３図は第１図の
半導体チップで構成される半導体装置の断面図、第４図
は本発明の第２実施例における半導体チップの断面図、
第５図（ａ）ないしくｅ）は第４図の半導体チップの製
造方法を工程順に示す断面図、第６図は従来の半導体チ
ツブの断面図、第７図は従来の半導体チップにおける問
題点を説明するための断面図である。 ■・・・半導体基板、２・・・絶縁膜、３・・・アルミ
ニウム配線、４・・・ＰＳＧ膜、５・・・プラズマ窒化
膜、６・・・アルミニウム保護膜、７・・・ワイヤボン
ディング用パッド、８・・・ボンディング用スルーホー
ル、９・・・モールド樹脂、１０・・・滑り面、１１・
・・プラズマ５ｉＯＮ膜、２１・・・半導体基板、２２
・・・絶縁膜、２３・・・アルミニウム配線、２４・・
・ＰＳＧ膜、２５・・・プラズマ窒化膜、２６・・・モ
ールド樹脂、２７・・・滑り面。 Ｑ “Ｏ
面図、第２図（ａ）ないしくｄ）は第１図の半導体チッ
プの製造方法を工程順に示す断面図、第３図は第１図の
半導体チップで構成される半導体装置の断面図、第４図
は本発明の第２実施例における半導体チップの断面図、
第５図（ａ）ないしくｅ）は第４図の半導体チップの製
造方法を工程順に示す断面図、第６図は従来の半導体チ
ツブの断面図、第７図は従来の半導体チップにおける問
題点を説明するための断面図である。 ■・・・半導体基板、２・・・絶縁膜、３・・・アルミ
ニウム配線、４・・・ＰＳＧ膜、５・・・プラズマ窒化
膜、６・・・アルミニウム保護膜、７・・・ワイヤボン
ディング用パッド、８・・・ボンディング用スルーホー
ル、９・・・モールド樹脂、１０・・・滑り面、１１・
・・プラズマ５ｉＯＮ膜、２１・・・半導体基板、２２
・・・絶縁膜、２３・・・アルミニウム配線、２４・・
・ＰＳＧ膜、２５・・・プラズマ窒化膜、２６・・・モ
ールド樹脂、２７・・・滑り面。 Ｑ “Ｏ
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に配線及びパッシベーション膜を形成
してモールド樹脂でパッケージしてなる半導体装置にお
いて、前記パッシベーション膜上にアルミニウムの保護
膜を形成したことを特徴とする半導体装置。 ２、パッシベーション膜の上面を平坦化し、この平坦化
されたパッシベーション膜上にアルミニウムの保護膜を
形成してなる特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13321090A JPH0428254A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13321090A JPH0428254A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428254A true JPH0428254A (ja) | 1992-01-30 |
Family
ID=15099307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13321090A Pending JPH0428254A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724093B2 (en) | 2000-07-24 | 2004-04-20 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their manufacture |
| WO2014064873A1 (ja) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-05-23 JP JP13321090A patent/JPH0428254A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724093B2 (en) | 2000-07-24 | 2004-04-20 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their manufacture |
| WO2014064873A1 (ja) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | 半導体装置の製造方法 |
| JPWO2014064873A1 (ja) * | 2012-10-22 | 2016-09-08 | シャープ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9633954B2 (en) | Methods of manufacturing an integrated circuit having stress tuning layer | |
| JP2940432B2 (ja) | 半導体装置とその製造方法 | |
| JPH01260845A (ja) | 半導体装置 | |
| TWI821894B (zh) | 半導體封裝結構、方法、器件和電子產品 | |
| JP4095123B2 (ja) | ボンディングパット及び半導体装置の製造方法 | |
| US20040124546A1 (en) | Reliable integrated circuit and package | |
| JPH0428254A (ja) | 半導体装置 | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR100372649B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
| JPS61232646A (ja) | 樹脂封止型半導体集積回路装置 | |
| JPS6022324A (ja) | 半導体装置 | |
| JPH0541377A (ja) | 半導体装置 | |
| JP3206035B2 (ja) | 樹脂封止型半導体装置 | |
| KR100883864B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2649157B2 (ja) | 半導体装置 | |
| JPH09213691A (ja) | 半導体装置 | |
| JPS62256457A (ja) | 半導体装置 | |
| JPH02297953A (ja) | 半導体装置 | |
| JP2000021878A (ja) | 半導体装置およびその製造方法 | |
| JPH06132413A (ja) | 半導体パッケージ | |
| JPH05109937A (ja) | 半導体装置の製造方法 | |
| JP2865224B2 (ja) | 樹脂封止型半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH01309333A (ja) | 樹脂封止型半導体装置 | |
| JPS6352443A (ja) | 半導体装置 |