JPH04282742A - デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号を前段の演算
器で前処理し、その出力データを次段の主演算装置で演
算処理するデジタル信号処理装置に係り、特に、前段の
演算器で前処理した出力データを主演算装置に転送する
装置に関する。

【０００２】

【従来の技術】一般に、信号処理は、信号処理の対象と
なる信号を演算器で前処理して、その結果を次段の主演
算処理装置で演算処理する方式が多く用いられる。特に
、前処理用の演算器には、高速演算用のデジタル信号処
理プロセッサ（以下、ＤＳＰと略称する。）が用いられ
る場合が多い。

【０００３】このような信号処理方法では、ＤＳＰで得
られた出力データを主演算処理装置に転送する必要があ
る。この転送方法は、特開平１−１９４０５２　号公報
に開示のものが挙げられる。これは、ＤＳＰの出力デー
タをデュアルポートメモリに格納して、この格納したデ
ータをマイクロコンピュータ等の外部機器がバッファを
介して入力するものである。デュアルポートメモリは、
アドレスバスとデータバスをそれぞれ二つずつ持ってお
り、両方のバスから別々にアクセスできるようになって
いるが、同時刻にはアクセスできないメモリである。こ
のため、外部機器、又は、ＤＳＰがバッファを制御して
外部機器とＤＳＰとが同時にデュアルポートメモリをア
クセスしないようにしている。このような制御方法では
、外部機器が主演算処理装置であれば、演算処理装置が
データを入力する時に、ＤＳＰにデュアルポートメモリ
のアクセスを禁止する信号を印加し、ＤＳＰがデュアル
ポートメモリにアクセスしない間に格納されているデー
タを取り込む方法がある。また、これと逆の方法、即ち
、ＤＳＰが主演算処理装置にデュアルポートメモリのア
クセスを禁止する信号を印加し、主演算処理装置がデュ
アルポートメモリをアクセスしない間にデータを出力す
る方法も考えられる。

【０００４】

【発明が解決しようとする課題】しかし、従来の方法で
は、主演算処理装置がデュアルポートメモリをアクセス
している間、ＤＳＰはデータの格納ができず主演算処理
装置がデュアルポートメモリのアクセスを終了するまで
デュアルポートメモリへのデータの格納を待たなくては
ならない。あるいは、ＤＳＰがデュアルポートメモリを
アクセスしている間、主演算処理装置はデータの取り込
みができず主演算処理装置がデュアルポートメモリのア
クセスを終了するまで待たなくてはならない。

【０００５】このように、従来の方法では、デュアルポ
ートメモリがアクセスされている間、ＤＳＰか主演算処
理装置のどちらかがメモリへのアクセスができず、動作
待機時間が長くなり、信号処理速度の低下の原因になっ
た。

【０００６】本発明の目的は、動作待機時間を低減した
デジタル信号処理装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
、本発明は一つの前処理用演算器に複数個のデュアルポ
ートメモリのあるポートを接続し、デュアルポートメモ
リの他方のポートには主演算処理装置を接続し、前処理
用演算器が一つのデュアルポートメモリにデータの格納
を終了したことを示す格納終了信号を送出し、格納終了
信号を受信して受信順序を記憶する順序記憶手段を設け
、順序記憶手段の出力信号により主演算装置へアクセス
すべきデュアルポートメモリを伝え、かつ、デュアルポ
ートメモリのアクセスを制御するアクセス制御手段を設
け、また、主演算処理装置がデュアルポートメモリへの
アクセスが完了したことを示す格納完了信号を出力し、
格納完了信号を受信して前処理用演算器が次にデータを
格納可能なデュアルポートメモリを認識する認識手段を
設け、認識手段の出力信号により前処理用演算器がデー
タを格納する。

【０００８】

【作用】ＤＳＰは一つのデュアルポートメモリにデータ
の格納を終了する度に格納終了信号を送出し、次の処理
を実行する。ＤＳＰは、この動作をサイクリックに繰り
返す。また、順序記憶手段は、ＤＳＰの処理速度が演算
処理装置の処理速度より速くデータ格納済みのデュアル
ポートメモリが複数ある場合のアクセス順序決定のため
に格納終了信号の入力順序を記憶する。アクセス制御手
段は、順序記憶手段に記憶してある格納終了信号の入力
順序より主演算処理装置が次にアクセスすべきデュアル
ポートメモリを選択して、その結果を主演算装置に出力
し、デュアルポートメモリから主演算処理装置にデータ
を転送する。認識手段は主演算処理装置から出力される
転送完了信号がどのデュアルポートメモリに対応するも
のかを認識し、ＤＳＰが次に出力データを格納すべきデ
ュアルポートメモリを選択し、ＤＳＰに選択した結果を
出力する。これによって、ＤＳＰは、認識手段で選択さ
れたデュアルポートメモリにデータを格納する。このよ
うにすれば、主演算処理装置は、ＤＳＰがアクセスして
いるデュアルポートメモリとは別のデータ格納済みデュ
アルポートメモリからデータを取り込むことができ、Ｄ
ＳＰと主演算処理装置は効率良くメモリへアクセスする
ことができる。

【０００９】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。

【００１０】図１は、本発明の一実施例であり、デュア
ルポートメモリを三個用いたデジタル信号処理装置の機
能ブロック図である。

【００１１】図１において前処理用演算装置１はＤＳＰ
である。ＤＳＰ１は、デジタル信号Ｄｉｎを入力し、ア
ドレスバス１１とデータバス１２を介してデュアルポー
トメモリ５，６，７の一つのポートと認識装置４に接続
されている。認識装置４には転送完了信号Ｌ１，Ｌ２，
Ｌ３　が入力され、ＤＳＰ１にはデュアルポートメモリ
へのアクセスタイミング信号Ｃ０　を出力する。また、
デュアルポートメモリ５，６，７の他方のポートはホス
ト計算機２のアドレスバス１３，データバス１４に接続
されている。アドレスバス１３、データバス１４にはホ
スト計算機２の他にアクセス制御器９が接続されている
。また、アクセス制御器９には、信号線１５を介して格
納順序記憶器８が接続されている。格納順序記憶器８へ
は、ＤＳＰ１から格納終了信号Ｓ１，Ｓ２，Ｓ３　が入
力される。ホスト計算機２からは、認識装置４へ転送完
了信号Ｌ１，Ｌ２，Ｌ３　を出力する。

【００１２】以下、動作について説明する。

【００１３】ＤＳＰ１は図２のような処理フローチャー
トに従って動作し、ホスト計算機２は図３のような処理
フローチャートに応じて動作している。また、認識装置
の動作フローチャートを図４に、格納順序記憶器８の動
作フローチャートを図５に示す。

【００１４】図１において、ＤＳＰ１はデジタル信号Ｄ
ｉｎを入力し、前処理演算を行い、その結果をアドレス
バス１１とデータバス１２を介してデュアルポートメモ
リ５，６，７のうち認識装置４で選択されたものに格納
する。一般に、ＤＳＰは素子内部に小容量のメモリを持
っているため、前処理演算の結果はある程度蓄えること
かできる。そこで、処理の効率を良くするため、ある程
度のデータを内部メモリに蓄えてからデュアルポートメ
モリへ格納する。認識装置４は、転送完了信号Ｌ１，Ｌ
２，Ｌ３　を取り込んでその有無によりホスト計算機２
が既に転送済みのデュアルポートメモリを選択し、対応
するデュアルポートメモリのアドレスを発生し、タイミ
ング信号Ｃ０　を出力する。これによりＤＳＰ１は前処
理演算結果を格納するデュアルポートメモリをアクセス
する。その後、ＤＳＰ１は格納終了信号Ｓ１，Ｓ２，Ｓ
３　のうち格納したデュアルポートメモリに対応する格
納終了信号を出力する。

【００１５】アクセス制御器９は格納順序記憶器８から
の出力を信号線１５を介して入力し、早い順番の格納終
了信号に対応したデュアルポートメモリのアドレスを発
生しアドレスバス１３に出力すると共に信号Ｃ１　によ
って転送のタイミングをホスト計算機２に伝える。これ
によって、ホスト計算機２はデータの転送を行う。ホス
ト計算機２はデータ転送を終了すると該当する転送完了
信号を出力する。

【００１６】格納順序記憶器８はＤＳＰ１から出力され
る格納終了信号Ｓ１，Ｓ２，Ｓ３　を入力し、入力した
順序を記憶する。例えば、まず、ＤＳＰ１がデュアルポ
ートメモリ５にデータを格納したなら、格納終了信号Ｓ
１　を出力する。格納順序記憶器８は、このＳ１　を入
力して最初に入力したことを記憶してアクセス制御器９
へ伝え、ホスト計算機２がデータの転送を開始する。ホ
スト計算機２がデータ転送を完了する前にＤＳＰ１がデ
ュアルポートメモリ６にデータを格納し格納終了信号Ｓ
２を出力した場合、Ｓ２を二番目に入力したことを記憶
する。この後、ホスト計算機２がデュアルポートメモリ
５からのデータ転送を終了したとすると、アクセス制御
器９を介して信号線１５よりその情報を受けてＳ２　を
最初とするように記憶の内容を書き替える。このように
、ＤＳＰ１がデュアルポートメモリをアクセスする毎に
格納終了信号の入力順を記憶し、ホスト計算機２がデー
タ転送を終了することにより記憶の内容を更新する。

【００１７】ここで、動作例を図６に示す。デュアルポ
ートメモリ５に対する格納終了信号をＳ１，転送完了信
号をＬ１，デュアルポートメモリ６に対する格納終了信
号をＳ２，転送完了信号をＬ２，デュアルポートメモリ
７に対する格納終了信号をＳ３　，転送完了信号をＬ３
　とする。また、以下、ＤＳＰ１が内部メモリに蓄えら
れたデータをまとめてブロックと称する。

【００１８】図６において、時刻Ｔ１　からＤＳＰ１が
動作を開始したとすると、ＤＳＰ１はブロック■に対す
る演算処理をし、その結果を格納する。このとき、デュ
アルポートメモリ５，６，７には、データが格納されて
いないため、どのデュアルポートメモリでもアクセス可
能であり、データを格納することができる。そこで、Ｄ
ＳＰ１は時刻Ｔ２　でデュアルポートメモリ５にブロッ
ク■のデータを格納する。格納したら格納終了信号Ｓ１
　を出力する。ホスト計算機２はＳ１　を受けてデュア
ルポートメモリ５からブロック■のデータの転送を開始
する。一方、ブロック■のデータを転送中にＤＳＰ１は
次のブロック■の演算を行い時刻Ｔ３　でデュアルポー
トメモリ６にブロック■のデータを格納して格納終了信
号Ｓ２　を出力する。この時、ホスト計算機２はブロッ
ク■のデータを転送中であるためＳ２　を受信したこと
を格納順序記憶器８で記憶し、転送を終了した時刻Ｔ４
　に転送完了信号Ｌ１　を出力する。これによって認識
装置４はデュアルポートメモリ５にデータの格納が可能
となったことを認識する。そこで、ＤＳＰ１にデュアル
ポートメモリ５をアクセスさせ次のブロック■のデータ
を時刻Ｔ５で格納する。また、時刻Ｔ６では、デュアル
ポートメモリ５，６にＤＳＰ１の演算結果のデータが格
納されているため、ＤＳＰ１はデュアルポートメモリ７
にブロック■のデータを格納し、格納終了信号Ｓ３を出
力する。このとき、格納順序記憶器８は格納終了信号を
Ｓ１，Ｓ２，Ｓ３の順で記憶するため、アクセス制御器
９によって制御されたホスト計算機２は時刻Ｔ７　でデ
ュアルポートメモリ７からデータを転送する。このよう
に、ＤＳＰ１とホスト計算機２は並列にデュアルポート
メモリのアクセスを連続的に行うことができる。

【００１９】デュアルポートメモリが二個、あるいは四
個以上である場合も同様の方法でデュアルポートメモリ
をアクセスすれば良い。

【００２０】このようにして、前処理用演算処理装置と
ホスト計算機とがお互いにアクセス可能なデュアルポー
トメモリを探し、両者が同時に同一のデュアルポートメ
モリをアクセスすることがないため、データの転送が効
率良く行われる。

【００２１】

【発明の効果】本発明によれば、ＤＳＰと演算処理装置
のメモリへのアクセスが効率的に行われ、信号処理時間
の短縮を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例であり、デュアルポートメモ
リを三個用いたデジタル信号処理装置のブロック図。

【図２】前処理用演算処理装置の動作フローチャート。

【図３】ホスト計算機の動作フローチャート。

【図４】認識装置の動作フローチャート。

【図５】格納順序制御器の動作フローチャート。

【図６】前処理用演算装置とホスト計算機の動作タイミ
ングを示す説明図。

【符号の説明】

１…前処理用演算装置、２…ホスト計算機、４…認識装
置、５，６，７…デュアルポートメモリ、８…格納順序
記憶器、９…アクセス制御器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第一の演算装置に入力信号を印加し、前記
   第一の演算装置の出力信号を複数の入出力ポートを持つ
   データ記憶手段の第一の入出力ポートに入力し、前記デ
   ータ記憶手段の他の前記入出力ポートより出力信号を入
   力する第二の演算装置からなるデジタル信号処理装置に
   おいて、前記データ記憶手段を並列に複数個設け、前記
   第一の演算装置が前記データ記憶手段毎に出力信号を出
   力し終わったことを示す格納終了信号を出力し、前記格
   納終了信号を入力し、入力した順序を記憶する順序記憶
   手段と、前記順序記憶手段により前記データ記憶手段へ
   のアクセスを制御するアクセス制御手段を設け、前記ア
   クセス制御手段により前記第二の演算装置を制御し前記
   データ記憶手段から前記第二の演算手段へ出力信号を転
   送し、前記第二の演算手段は転送を終了した前記データ
   記憶手段に対応する転送完了信号を出力し、前記転送完
   了信号を入力して前記転送完了信号の対応する前記デー
   タ記憶手段を認識し、前記第一の演算装置に認識した前
   記データ記憶手段をアクセスさせる認識手段を設けたこ
   とを特徴とするデジタル信号処理装置。