JPH06224910A - Ｌａｎ接続システム - Google Patents
Ｌａｎ接続システムInfo
- Publication number
- JPH06224910A JPH06224910A JP5031293A JP3129393A JPH06224910A JP H06224910 A JPH06224910 A JP H06224910A JP 5031293 A JP5031293 A JP 5031293A JP 3129393 A JP3129393 A JP 3129393A JP H06224910 A JPH06224910 A JP H06224910A
- Authority
- JP
- Japan
- Prior art keywords
- lan
- data
- cache
- unit
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 19
- 101100048435 Caenorhabditis elegans unc-18 gene Proteins 0.000 abstract description 35
- 238000012546 transfer Methods 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 ＬＡＮ２とＬＡＮ２に接続される汎用計算機
１との間でのデータ転送処理を高速に行う。 【構成】 汎用計算機１内部のＣＰＵ部１１及びＬＡＮ
２の双方からアクセスできるデータキャッシュメモリ１
４を設け、このメモリ１４を介して汎用計算機１とＬＡ
Ｎ２との間でデータの授受を行う。 【効果】 チャネル制御方式を用いずにデータを送受で
きるので、データ転送処理が高速に行える。
１との間でのデータ転送処理を高速に行う。 【構成】 汎用計算機１内部のＣＰＵ部１１及びＬＡＮ
２の双方からアクセスできるデータキャッシュメモリ１
４を設け、このメモリ１４を介して汎用計算機１とＬＡ
Ｎ２との間でデータの授受を行う。 【効果】 チャネル制御方式を用いずにデータを送受で
きるので、データ転送処理が高速に行える。
Description
【０００１】
【産業上の利用分野】本発明はＬＡＮ（Ｌｏｃａｌ Ａ
ｒｅａ Ｎｅｔｗｏｒｋ）接続システムに関し、特にＬ
ＡＮとこのＬＡＮに接続される装置との接続をなすＬＡ
Ｎ接続システムに関する。
ｒｅａ Ｎｅｔｗｏｒｋ）接続システムに関し、特にＬ
ＡＮとこのＬＡＮに接続される装置との接続をなすＬＡ
Ｎ接続システムに関する。
【０００２】
【従来の技術】従来、ＬＡＮに汎用計算機等の装置を接
続し、ＬＡＮ上の情報処理機器と汎用計算機等の装置と
の間でデータの授受を行う場合には、チャネル制御方式
が用いられていた。すなわち、汎用計算機とＬＡＮとを
接続する場合、従来は、汎用計算機とＬＡＮ接続装置と
を汎用計算機の入出力制御装置内のチャネル制御装置に
より接続していた。
続し、ＬＡＮ上の情報処理機器と汎用計算機等の装置と
の間でデータの授受を行う場合には、チャネル制御方式
が用いられていた。すなわち、汎用計算機とＬＡＮとを
接続する場合、従来は、汎用計算機とＬＡＮ接続装置と
を汎用計算機の入出力制御装置内のチャネル制御装置に
より接続していた。
【０００３】そして、汎用計算機内のチャネル制御装置
は、一般に割込み制御部、データ転送制御部、入出力制
御部及びデータバッファからなり、割込み制御部が中央
処理装置との間でチャネル制御のための制御入出力を行
い、データバッファが記憶装置との間でデータの入出力
を行っていた。
は、一般に割込み制御部、データ転送制御部、入出力制
御部及びデータバッファからなり、割込み制御部が中央
処理装置との間でチャネル制御のための制御入出力を行
い、データバッファが記憶装置との間でデータの入出力
を行っていた。
【０００４】また、ＬＡＮ接続装置は、汎用計算機との
接続のために汎用計算機と同様な機能を有するチャネル
制御部と、ＬＡＮとの接続のためのＬＡＮ制御部とを含
んで構成されている。
接続のために汎用計算機と同様な機能を有するチャネル
制御部と、ＬＡＮとの接続のためのＬＡＮ制御部とを含
んで構成されている。
【０００５】ＬＡＮから汎用計算機へのアクセスは、ま
ずＬＡＮ接続装置のＬＡＮ制御部をアクセスしてＬＡＮ
のデータをＬＡＮ接続装置へ送り、ＬＡＮ接続装置内で
ＬＡＮからのデータをバッファリングし、チャネル接続
部へデータを送る。その後、ＬＡＮ接続装置のチャネル
接続部と汎用計算機のチャネル接続装置との間でチャネ
ル制御の制御情報をやり取りしてチャネルを開設する起
動制御を行った後に、データを転送する転送制御を行
う。そして、データ転送が終了した時点で終結制御を行
い、中央制御装置へデータ転送終了を知らせるとともに
データを汎用計算機の記憶装置に格納する。
ずＬＡＮ接続装置のＬＡＮ制御部をアクセスしてＬＡＮ
のデータをＬＡＮ接続装置へ送り、ＬＡＮ接続装置内で
ＬＡＮからのデータをバッファリングし、チャネル接続
部へデータを送る。その後、ＬＡＮ接続装置のチャネル
接続部と汎用計算機のチャネル接続装置との間でチャネ
ル制御の制御情報をやり取りしてチャネルを開設する起
動制御を行った後に、データを転送する転送制御を行
う。そして、データ転送が終了した時点で終結制御を行
い、中央制御装置へデータ転送終了を知らせるとともに
データを汎用計算機の記憶装置に格納する。
【０００６】このように、従来は、１回のデータ転送の
ためにアクセス許可、データ転送及びアクセス終了とい
う３回のチャネル制御を実行するためのデータ転送時間
とデータ授受のためのハードウェアやチャネル制御のた
めのファームウェア及びソフトウェアによる制御時間と
が必ず必要であった。
ためにアクセス許可、データ転送及びアクセス終了とい
う３回のチャネル制御を実行するためのデータ転送時間
とデータ授受のためのハードウェアやチャネル制御のた
めのファームウェア及びソフトウェアによる制御時間と
が必ず必要であった。
【０００７】
【発明が解決しようとする課題】上述した従来のＬＡＮ
接続システムでは、データ転送処理以外に、汎用計算機
とＬＡＮ接続装置との間のチャネル制御のためのチャネ
ル制御データの送受信の時間とチャネル制御を行うため
のハードウェア、ファームウェア及びソフトウェアの実
行時間が必要となっていた。そのため、汎用計算機とＬ
ＡＮとのデータ転送処理以外の時間が必要となり、デー
タ転送速度が低くなるという欠点があった。
接続システムでは、データ転送処理以外に、汎用計算機
とＬＡＮ接続装置との間のチャネル制御のためのチャネ
ル制御データの送受信の時間とチャネル制御を行うため
のハードウェア、ファームウェア及びソフトウェアの実
行時間が必要となっていた。そのため、汎用計算機とＬ
ＡＮとのデータ転送処理以外の時間が必要となり、デー
タ転送速度が低くなるという欠点があった。
【０００８】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はＬＡＮとこのＬＡ
Ｎに接続される装置との間のデータ転送処理速度を高め
ることのできるＬＡＮ接続システムを提供することであ
る。
めになされたものであり、その目的はＬＡＮとこのＬＡ
Ｎに接続される装置との間のデータ転送処理速度を高め
ることのできるＬＡＮ接続システムを提供することであ
る。
【０００９】
【課題を解決するための手段】本発明によるＬＡＮ接続
システムは、ＬＡＮと前記ＬＡＮに接続される装置との
接続をなすＬＡＮ接続システムであって、前記装置内部
の処理装置及び前記ＬＡＮの双方からアクセスできる記
憶手段を有し、この記憶手段を介して前記装置と前記Ｌ
ＡＮとの間でデータの授受を行うようにしたことを特徴
とする。
システムは、ＬＡＮと前記ＬＡＮに接続される装置との
接続をなすＬＡＮ接続システムであって、前記装置内部
の処理装置及び前記ＬＡＮの双方からアクセスできる記
憶手段を有し、この記憶手段を介して前記装置と前記Ｌ
ＡＮとの間でデータの授受を行うようにしたことを特徴
とする。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明によるＬＡＮ接続システムの
第１の実施例の構成を示すブロック図である。図におい
て、１は汎用計算機、１１は汎用計算機１内のＣＰＵ部
（中央処理装置）である。主記憶部１２はデータキャッ
シュメモリ１４に接続され、データキャッシュメモリ１
４はＣＰＵ部１１と共にＣＰＵバス１３に接続されてい
る。また、汎用計算機１の立上げのとき、ＬＡＮ２から
のデータを格納するアドレスのアドレス情報をＣＰＵ部
１１へ渡すために、ＲＯＭや磁気ディスク内に書込まれ
たメモリマップ情報２１を読出して予め主記憶部１２に
格納しておき、これをＣＰＵ部１１に読込ませる。
第１の実施例の構成を示すブロック図である。図におい
て、１は汎用計算機、１１は汎用計算機１内のＣＰＵ部
（中央処理装置）である。主記憶部１２はデータキャッ
シュメモリ１４に接続され、データキャッシュメモリ１
４はＣＰＵ部１１と共にＣＰＵバス１３に接続されてい
る。また、汎用計算機１の立上げのとき、ＬＡＮ２から
のデータを格納するアドレスのアドレス情報をＣＰＵ部
１１へ渡すために、ＲＯＭや磁気ディスク内に書込まれ
たメモリマップ情報２１を読出して予め主記憶部１２に
格納しておき、これをＣＰＵ部１１に読込ませる。
【００１２】キャッシュ制御部２２は、データキャッシ
ュメモリ１４の内部を主記憶部１２に格納されたメモリ
マップ情報２１に従い汎用キャッシュ領域とＬＡＮ用キ
ャッシュ領域とに分割し、ＬＡＮ２とのアクセスの場合
にはＬＡＮ用キャッシュ領域に対してアクセスする。ま
た、キャッシュ制御部２２はデータキャッシュメモリ１
４に対してキャッシュアクセス部２３からアクセスがあ
ったとき、キャッシュアクセス部２３からの書込み信号
を受け、データキャッシュメモリ１４のＬＡＮ用キャッ
シュ領域の内容を直ちに主記憶部１２へ書込む。
ュメモリ１４の内部を主記憶部１２に格納されたメモリ
マップ情報２１に従い汎用キャッシュ領域とＬＡＮ用キ
ャッシュ領域とに分割し、ＬＡＮ２とのアクセスの場合
にはＬＡＮ用キャッシュ領域に対してアクセスする。ま
た、キャッシュ制御部２２はデータキャッシュメモリ１
４に対してキャッシュアクセス部２３からアクセスがあ
ったとき、キャッシュアクセス部２３からの書込み信号
を受け、データキャッシュメモリ１４のＬＡＮ用キャッ
シュ領域の内容を直ちに主記憶部１２へ書込む。
【００１３】ＬＡＮ制御部２４は、ＬＡＮ２と物理的に
接続され、ＬＡＮ２との間でデータの送受信を行う。ま
た、ＬＡＮ制御部２４はＬＡＮ接続フラグをもち、ＬＡ
Ｎ制御部２４自身の機能調査が正常に終了するとそのＬ
ＡＮ接続フラグをセットする。そして、ＬＡＮ制御部２
４はＬＡＮ２との接続許可を示すＬＡＮ接続フラグを調
べ、そのＬＡＮ接続フラグがセットしてあればデータを
送受信し、ＬＡＮ接続フラグがセットされていなけれ
ば、ＬＡＮ２からのデータを取込まない。また、ＬＡＮ
制御部２４はＬＡＮ２からデータを受信し、定められた
プロトコルで応答し、応答データをＬＡＮ２へ送出す
る。さらにまた、ＬＡＮ制御部２４はプロトコル解析後
のデータをキャッシュアクセス部２３に送る。
接続され、ＬＡＮ２との間でデータの送受信を行う。ま
た、ＬＡＮ制御部２４はＬＡＮ接続フラグをもち、ＬＡ
Ｎ制御部２４自身の機能調査が正常に終了するとそのＬ
ＡＮ接続フラグをセットする。そして、ＬＡＮ制御部２
４はＬＡＮ２との接続許可を示すＬＡＮ接続フラグを調
べ、そのＬＡＮ接続フラグがセットしてあればデータを
送受信し、ＬＡＮ接続フラグがセットされていなけれ
ば、ＬＡＮ２からのデータを取込まない。また、ＬＡＮ
制御部２４はＬＡＮ２からデータを受信し、定められた
プロトコルで応答し、応答データをＬＡＮ２へ送出す
る。さらにまた、ＬＡＮ制御部２４はプロトコル解析後
のデータをキャッシュアクセス部２３に送る。
【００１４】キャッシュアクセス部２３はＬＡＮ制御部
２４より受取ったデータをデータキャッシュメモリ１４
のＬＡＮ用キャッシュ領域へ送り、キャッシュ制御部２
２へ書込信号を出す。ＣＰＵ部１１は主記憶部１２との
間でデータを送受するときには、必ずデータキャッシュ
メモリ１４に対してアクセスをする。
２４より受取ったデータをデータキャッシュメモリ１４
のＬＡＮ用キャッシュ領域へ送り、キャッシュ制御部２
２へ書込信号を出す。ＣＰＵ部１１は主記憶部１２との
間でデータを送受するときには、必ずデータキャッシュ
メモリ１４に対してアクセスをする。
【００１５】かかる構成において、汎用計算機１の立上
げ時に、ＣＰＵ部１１がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報２１をＣ
ＰＵ部１１とキャッシュ制御部２２とに登録する。そし
て、ＣＰＵ部１１が主記憶部１２もしくはデータキャッ
シュ１４にアクセスするときには、そのメモリマップ情
報２１によるメモリマッピングテーブルを参照してアク
セスをする。
げ時に、ＣＰＵ部１１がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報２１をＣ
ＰＵ部１１とキャッシュ制御部２２とに登録する。そし
て、ＣＰＵ部１１が主記憶部１２もしくはデータキャッ
シュ１４にアクセスするときには、そのメモリマップ情
報２１によるメモリマッピングテーブルを参照してアク
セスをする。
【００１６】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、その受信データをプ
ロトコル解析し応答する。ＬＡＮ制御部２４で受信した
データはキャッシュアクセス部２３に渡される。キャッ
シュアクセス部２３はデータキャッシュメモリ１４のＬ
ＡＮ用キャッシュＡへ受信データを書込み、データを書
込んだ旨をキャッシュ制御部２２へ書込み信号として通
知する。キャッシュ制御部２２はデータキャッシュメモ
リ１４がキャッシュアクセス部２３による書込みで更新
されたことを知ると、データキャッシュメモリ１４のＬ
ＡＮ用キャッシュＡのデータを主記憶部１２のメモリマ
ップ情報２１により指定された場所へ書込む。ＣＰＵ部
１１がＬＡＮ２からのデータを読取るためのに主記憶部
１２のメモリマップ情報２１で指定された場所をアクセ
スするとき、データキャッシュメモリ１４のＬＡＮ用キ
ャッシュＡをアクセスする。そして、ＬＡＮ２からの所
要のデータがあれば読み、既になければ主記憶部１２を
アクセスし、データを読取る。
ＡＮ制御部２４でデータを受信し、その受信データをプ
ロトコル解析し応答する。ＬＡＮ制御部２４で受信した
データはキャッシュアクセス部２３に渡される。キャッ
シュアクセス部２３はデータキャッシュメモリ１４のＬ
ＡＮ用キャッシュＡへ受信データを書込み、データを書
込んだ旨をキャッシュ制御部２２へ書込み信号として通
知する。キャッシュ制御部２２はデータキャッシュメモ
リ１４がキャッシュアクセス部２３による書込みで更新
されたことを知ると、データキャッシュメモリ１４のＬ
ＡＮ用キャッシュＡのデータを主記憶部１２のメモリマ
ップ情報２１により指定された場所へ書込む。ＣＰＵ部
１１がＬＡＮ２からのデータを読取るためのに主記憶部
１２のメモリマップ情報２１で指定された場所をアクセ
スするとき、データキャッシュメモリ１４のＬＡＮ用キ
ャッシュＡをアクセスする。そして、ＬＡＮ２からの所
要のデータがあれば読み、既になければ主記憶部１２を
アクセスし、データを読取る。
【００１７】汎用計算機１よりＬＡＮ２へデータを出力
する場合、ＣＰＵ部１１はメモリマップ情報２１に従
い、データキャッシュメモリ１４のＬＡＮ用キャッシュ
Ｂをへて主記憶部１２にアクセスし、出力データを主記
憶部１２へ書込む。キャッシュ制御部２２はデータキャ
ッシュメモリ１４のＬＡＮ用キャッシュＢにＣＰＵ部１
１から出力データが書込まれたことをＣＰＵ部１１の書
込信号及びアドレス信号より知るとキャッシュアクセス
部２３に出力要求信号を出してデータキャッシュメモリ
１４のＬＡＮ用キャッシュＢへのリードアクセスが可能
であることを通知し、キャッシュアクセス部２３に出力
データを読取らせる。
する場合、ＣＰＵ部１１はメモリマップ情報２１に従
い、データキャッシュメモリ１４のＬＡＮ用キャッシュ
Ｂをへて主記憶部１２にアクセスし、出力データを主記
憶部１２へ書込む。キャッシュ制御部２２はデータキャ
ッシュメモリ１４のＬＡＮ用キャッシュＢにＣＰＵ部１
１から出力データが書込まれたことをＣＰＵ部１１の書
込信号及びアドレス信号より知るとキャッシュアクセス
部２３に出力要求信号を出してデータキャッシュメモリ
１４のＬＡＮ用キャッシュＢへのリードアクセスが可能
であることを通知し、キャッシュアクセス部２３に出力
データを読取らせる。
【００１８】図２は本発明によるＬＡＮ接続システムの
第２の実施例の構成を示すブロック図であり、図１と同
等部分は同一符号により示されている。図において、１
は汎用計算機、１１は汎用計算機１のＣＰＵ部（中央処
理装置）である。主記憶部１２はＬＡＮキャッシュ制御
部１６に接続され、ＬＡＮ用キャッシュ制御部１６は汎
用データキャッシュ１５に接続されており、汎用データ
キャッシュ１５はＣＰＵ部１１と共にＣＰＵバス１３に
接続されている。また、汎用計算機１の立上げのとき、
ＬＡＮ２からのデータを格納するアドレスのアドレス情
報をＣＰＵ部１１へ渡すために、メモリマップ情報２１
を予め主記憶部１２に格納しておいてＣＰＵ部１１に読
込ませる。
第２の実施例の構成を示すブロック図であり、図１と同
等部分は同一符号により示されている。図において、１
は汎用計算機、１１は汎用計算機１のＣＰＵ部（中央処
理装置）である。主記憶部１２はＬＡＮキャッシュ制御
部１６に接続され、ＬＡＮ用キャッシュ制御部１６は汎
用データキャッシュ１５に接続されており、汎用データ
キャッシュ１５はＣＰＵ部１１と共にＣＰＵバス１３に
接続されている。また、汎用計算機１の立上げのとき、
ＬＡＮ２からのデータを格納するアドレスのアドレス情
報をＣＰＵ部１１へ渡すために、メモリマップ情報２１
を予め主記憶部１２に格納しておいてＣＰＵ部１１に読
込ませる。
【００１９】ＬＡＮ用キャッシュ制御部１６は、主記憶
部１２に格納されたメモリマップ情報２１にＬＡＮ用キ
ャッシュアドレスを格納し、通過するデータのアドレス
をフィルタリングしてＬＡＮ用データの場合にのみ、そ
れを格納する。また、ＬＡＮ用キャッシュ制御部１６に
対してキャッシュアクセス部２３からアクセスがあった
とき、キャッシュアクセス部２３からの書込信号を受
け、ＬＡＮ用キャッシュ制御部１６に格納された内容を
直ちに主記憶部１２へ書込む。
部１２に格納されたメモリマップ情報２１にＬＡＮ用キ
ャッシュアドレスを格納し、通過するデータのアドレス
をフィルタリングしてＬＡＮ用データの場合にのみ、そ
れを格納する。また、ＬＡＮ用キャッシュ制御部１６に
対してキャッシュアクセス部２３からアクセスがあった
とき、キャッシュアクセス部２３からの書込信号を受
け、ＬＡＮ用キャッシュ制御部１６に格納された内容を
直ちに主記憶部１２へ書込む。
【００２０】ＬＡＮ制御部２４は、ＬＡＮ２と物理的に
接続され、ＬＡＮ２との間でデータの送受信を行う。ま
た、ＬＡＮ制御部２４はＬＡＮ制御フラグをもち、ＬＡ
Ｎ制御部２４自身の機能調査が正常に終了するとそのＬ
ＡＮ接続フラグをセットする。そして、ＬＡＮ制御部２
４は、ＬＡＮ２との接続許可を示すＬＡＮ接続フラグを
調べ、そのＬＡＮ接続フラグがセットしてあればデータ
を送受信し、ＬＡＮ接続フラグがセットされていなけれ
ば、ＬＡＮ２からのデータを取込まない。また、ＬＡＮ
制御部２４は、ＬＡＮ２よりデータを受信し、定められ
たプロトコルで応答し、応答データをＬＡＮ２へ送出す
る。さらにまた、ＬＡＮ制御部２４はプロトコル解析後
のデータをキャッシュアクセス部２３に送る。
接続され、ＬＡＮ２との間でデータの送受信を行う。ま
た、ＬＡＮ制御部２４はＬＡＮ制御フラグをもち、ＬＡ
Ｎ制御部２４自身の機能調査が正常に終了するとそのＬ
ＡＮ接続フラグをセットする。そして、ＬＡＮ制御部２
４は、ＬＡＮ２との接続許可を示すＬＡＮ接続フラグを
調べ、そのＬＡＮ接続フラグがセットしてあればデータ
を送受信し、ＬＡＮ接続フラグがセットされていなけれ
ば、ＬＡＮ２からのデータを取込まない。また、ＬＡＮ
制御部２４は、ＬＡＮ２よりデータを受信し、定められ
たプロトコルで応答し、応答データをＬＡＮ２へ送出す
る。さらにまた、ＬＡＮ制御部２４はプロトコル解析後
のデータをキャッシュアクセス部２３に送る。
【００２１】キャッシュアクセス部２３はＬＡＮ制御部
２４より受取ったデータをＬＡＮ用キャッシュ制御部１
６へ送ると同時に書込み信号を出す。ＣＰＵ部１１は主
記憶部１２との間でデータを送受するときには、必ず汎
用データキャッシュメモリ１５及びＬＡＮ用キャッシュ
制御部１６をへて主記憶部１２にアクセスをする。
２４より受取ったデータをＬＡＮ用キャッシュ制御部１
６へ送ると同時に書込み信号を出す。ＣＰＵ部１１は主
記憶部１２との間でデータを送受するときには、必ず汎
用データキャッシュメモリ１５及びＬＡＮ用キャッシュ
制御部１６をへて主記憶部１２にアクセスをする。
【００２２】かかる構成において、汎用計算機１の立上
げ時に、ＣＰＵ部１１がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報２１をＣ
ＰＵ部１１とＬＡＮ用キャッシュ制御部１６とに登録す
る。そして、ＣＰＵ部１１は主記憶部１２にアクセスす
るときには、そのメモリマップ情報２１によるメモリマ
ッピングテーブルを参照してアクセスをする。
げ時に、ＣＰＵ部１１がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報２１をＣ
ＰＵ部１１とＬＡＮ用キャッシュ制御部１６とに登録す
る。そして、ＣＰＵ部１１は主記憶部１２にアクセスす
るときには、そのメモリマップ情報２１によるメモリマ
ッピングテーブルを参照してアクセスをする。
【００２３】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、その受信データをＬ
ＡＮ制御部２４がプロトコル解析し応答する。ＬＡＮ制
御部２４で受信したデータはキャッシュアクセス部２３
に渡される。キャッシュアクセス部２３はＬＡＮ用キャ
ッシュ制御部１６へ受信データを書込み、データを書込
んだ旨を書込信号でＬＡＮ用キャッシュ制御部１６へ通
知する。ＬＡＮ用キャッシュ制御部１６はキャッシュア
クセス部２３による書込みで更新されたとき、ＬＡＮ用
キャッシュ制御部１６のデータを主記憶部１２のメモリ
マップ情報２１により指定された場所へ書込む。ＣＰＵ
部１１がＬＡＮ２からのデータを読取るために主記憶部
１２のメモリマップ情報２１で指定された場所をアクセ
スするとき、ＬＡＮ用キャッシュ制御部１６をアクセス
する。そして、ＬＡＮ用キャッシュ制御部１６はアドレ
ス信号をフィルタリングし、ＬＡＮ用キャッシュ制御部
１６に格納されているデータを調べ、ＬＡＮ２からの所
要のデータがあれば読み、既になければ主記憶部１２か
らデータを読取る。
ＡＮ制御部２４でデータを受信し、その受信データをＬ
ＡＮ制御部２４がプロトコル解析し応答する。ＬＡＮ制
御部２４で受信したデータはキャッシュアクセス部２３
に渡される。キャッシュアクセス部２３はＬＡＮ用キャ
ッシュ制御部１６へ受信データを書込み、データを書込
んだ旨を書込信号でＬＡＮ用キャッシュ制御部１６へ通
知する。ＬＡＮ用キャッシュ制御部１６はキャッシュア
クセス部２３による書込みで更新されたとき、ＬＡＮ用
キャッシュ制御部１６のデータを主記憶部１２のメモリ
マップ情報２１により指定された場所へ書込む。ＣＰＵ
部１１がＬＡＮ２からのデータを読取るために主記憶部
１２のメモリマップ情報２１で指定された場所をアクセ
スするとき、ＬＡＮ用キャッシュ制御部１６をアクセス
する。そして、ＬＡＮ用キャッシュ制御部１６はアドレ
ス信号をフィルタリングし、ＬＡＮ用キャッシュ制御部
１６に格納されているデータを調べ、ＬＡＮ２からの所
要のデータがあれば読み、既になければ主記憶部１２か
らデータを読取る。
【００２４】かかる構成において、汎用計算機１よりＬ
ＡＮ２へデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、汎用データキャッシュ１５とＬ
ＡＮ用キャッシュ制御部１６とをへて主記憶部１２にア
クセスし、出力データを主記憶部１２へ書込む。ＬＡＮ
用キャッシュ制御部１６はＣＰＵ部１１から出力データ
が書込まれたことをＣＰＵ部１１の書込み信号とアドレ
ス信号より知るとキャッシュアクセス部２３に出力要求
信号を出しリードアクセスが可能であることを通知す
る。そして、キャッシュアクセス部２３に出力データを
読取らせる。
ＡＮ２へデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、汎用データキャッシュ１５とＬ
ＡＮ用キャッシュ制御部１６とをへて主記憶部１２にア
クセスし、出力データを主記憶部１２へ書込む。ＬＡＮ
用キャッシュ制御部１６はＣＰＵ部１１から出力データ
が書込まれたことをＣＰＵ部１１の書込み信号とアドレ
ス信号より知るとキャッシュアクセス部２３に出力要求
信号を出しリードアクセスが可能であることを通知す
る。そして、キャッシュアクセス部２３に出力データを
読取らせる。
【００２５】以上のように、第１及び第２の実施例にお
いては、チャネル制御方式を用いずに、データキャッシ
ュメモリを用いてＣＰＵ部１１とＬＡＮ２との間でデー
タ送受を行うので、データ転送処理速度を高めることが
できるのである。
いては、チャネル制御方式を用いずに、データキャッシ
ュメモリを用いてＣＰＵ部１１とＬＡＮ２との間でデー
タ送受を行うので、データ転送処理速度を高めることが
できるのである。
【００２６】図３は本発明によるＬＡＮ接続システムの
第３の実施例の構成を示すブロック図であり、図１及び
図２と同等部分は同一符号により示されている。図にお
いて、本実施例では、ＣＰＵ部１１からＬＡＮ２へのデ
ータ送出速度とＬＡＮ２からＣＰＵ部１１へのデータ格
納速度との違いを吸収し、データ送出及びデータ格納の
処理効率を上げるために、キャッシュアクセス部２３と
ＬＡＮ制御部２４との間にＬＡＮデータバッファ２５が
設けられている。そして、キャッシュアクセス部２３に
は入力データキューイングフラグと出力データキューイ
ングフラグとを有している。それ以外は第１の実施例
（図１）の構成と同様である。
第３の実施例の構成を示すブロック図であり、図１及び
図２と同等部分は同一符号により示されている。図にお
いて、本実施例では、ＣＰＵ部１１からＬＡＮ２へのデ
ータ送出速度とＬＡＮ２からＣＰＵ部１１へのデータ格
納速度との違いを吸収し、データ送出及びデータ格納の
処理効率を上げるために、キャッシュアクセス部２３と
ＬＡＮ制御部２４との間にＬＡＮデータバッファ２５が
設けられている。そして、キャッシュアクセス部２３に
は入力データキューイングフラグと出力データキューイ
ングフラグとを有している。それ以外は第１の実施例
（図１）の構成と同様である。
【００２７】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、受信データをプロト
コル解析し応答する。ＬＡＮ制御部２４で受信したデー
タはキャッシュアクセス部２３に渡される。キャッシュ
アクセス部２３はデータキャッシュメモリ１４のＬＡＮ
用キャッシュＡへ受信データを書込み、キャッシュ制御
部２２へ書込信号として通知する。
ＡＮ制御部２４でデータを受信し、受信データをプロト
コル解析し応答する。ＬＡＮ制御部２４で受信したデー
タはキャッシュアクセス部２３に渡される。キャッシュ
アクセス部２３はデータキャッシュメモリ１４のＬＡＮ
用キャッシュＡへ受信データを書込み、キャッシュ制御
部２２へ書込信号として通知する。
【００２８】しかし、データキャッシュメモリ１４がビ
ジー状態である場合が考えられる。この場合には、キャ
ッシュアクセス部２３はデータキャッシュメモリ１４の
ＬＡＮ用キャッシュＡに書込めなかったデータをＬＡＮ
データバッファ２５へキューイングすることにより一時
保持して入力データキューイングフラグをセットする。
キャッシュアクセス部２３はデータキャッシュメモリ１
４のＬＡＮ用キャッシュがビジーでなくなったとき、入
力データキューイングフラグが立っていれば、ＬＡＮデ
ータバッファ２５にキューイングされたデータを直ちに
デキューし、データキャッシュメモリ１４のＬＡＮ用キ
ャッシュＡに書込む。これにより、データキャッシュメ
モリ１４がビジー状態である場合でもＬＡＮ２からのデ
ータ受信がスムーズに行われる。後の処理は第１の実施
例の場合と同様である。
ジー状態である場合が考えられる。この場合には、キャ
ッシュアクセス部２３はデータキャッシュメモリ１４の
ＬＡＮ用キャッシュＡに書込めなかったデータをＬＡＮ
データバッファ２５へキューイングすることにより一時
保持して入力データキューイングフラグをセットする。
キャッシュアクセス部２３はデータキャッシュメモリ１
４のＬＡＮ用キャッシュがビジーでなくなったとき、入
力データキューイングフラグが立っていれば、ＬＡＮデ
ータバッファ２５にキューイングされたデータを直ちに
デキューし、データキャッシュメモリ１４のＬＡＮ用キ
ャッシュＡに書込む。これにより、データキャッシュメ
モリ１４がビジー状態である場合でもＬＡＮ２からのデ
ータ受信がスムーズに行われる。後の処理は第１の実施
例の場合と同様である。
【００２９】かかる構成において、汎用計算機１よりＬ
ＡＮ２へデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、データキャッシュメモリ１４の
ＬＡＮ用キャッシュＢをへて主記憶部１２にアクセスし
出力データを主記憶部１２へ書込む。キャッシュ制御部
２２はデータキャッシュメモリ１４のＬＡＮ用キャッシ
ュＢにＣＰＵ部１１から出力データが書込まれたことを
ＣＰＵ部１１の書込み信号及びアドレス信号より知ると
キャッシュアクセス部２３に出力要求信号を出し、デー
タキャッシュメモリ１４のＬＡＮ用キャッシュＢへのリ
ードアクセスが可能であることを通知する。そして、キ
ャッシュアクセス部２３に出力データを読取らせる。
ＡＮ２へデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、データキャッシュメモリ１４の
ＬＡＮ用キャッシュＢをへて主記憶部１２にアクセスし
出力データを主記憶部１２へ書込む。キャッシュ制御部
２２はデータキャッシュメモリ１４のＬＡＮ用キャッシ
ュＢにＣＰＵ部１１から出力データが書込まれたことを
ＣＰＵ部１１の書込み信号及びアドレス信号より知ると
キャッシュアクセス部２３に出力要求信号を出し、デー
タキャッシュメモリ１４のＬＡＮ用キャッシュＢへのリ
ードアクセスが可能であることを通知する。そして、キ
ャッシュアクセス部２３に出力データを読取らせる。
【００３０】しかし、ＬＡＮ制御部２４がビジー状態で
キャッシュアクセス部２３がデータを書込めないときに
はＬＡＮデータバッファ２５にキャッシュアクセス部２
３がデータをキューイングし、出力データキューイング
フラグをセットする。ＬＡＮ制御部２４は、キャッシュ
アクセス部２３の出力データキューイングフラグがセッ
トされていた場合には、ＬＡＮデータバッファ２５から
データを読取る。
キャッシュアクセス部２３がデータを書込めないときに
はＬＡＮデータバッファ２５にキャッシュアクセス部２
３がデータをキューイングし、出力データキューイング
フラグをセットする。ＬＡＮ制御部２４は、キャッシュ
アクセス部２３の出力データキューイングフラグがセッ
トされていた場合には、ＬＡＮデータバッファ２５から
データを読取る。
【００３１】図４は本発明によるＬＡＮ接続システムの
第４の実施例の構成を示すブロック図であり、図１〜図
３と同等部分は同一符号により示されている。図におい
て、本実施例では、ＣＰＵ部１１からＬＡＮ２へのデー
タ送出速度とＬＡＮ２からＣＰＵ部１１へのデータ格納
速度との違いを吸収し、データ送出及びデータ格納の処
理効率を上げるために、キャッシュアクセス部２３とＬ
ＡＮ制御部２４との間にＬＡＮデータバッファ２５が設
けられている。そして、キャッシュアクセス部２３には
入力データキューイングフラグと出力データキューイン
グフラグとを有している。それ以外は第２の実施例（図
２）の構成と同様である。
第４の実施例の構成を示すブロック図であり、図１〜図
３と同等部分は同一符号により示されている。図におい
て、本実施例では、ＣＰＵ部１１からＬＡＮ２へのデー
タ送出速度とＬＡＮ２からＣＰＵ部１１へのデータ格納
速度との違いを吸収し、データ送出及びデータ格納の処
理効率を上げるために、キャッシュアクセス部２３とＬ
ＡＮ制御部２４との間にＬＡＮデータバッファ２５が設
けられている。そして、キャッシュアクセス部２３には
入力データキューイングフラグと出力データキューイン
グフラグとを有している。それ以外は第２の実施例（図
２）の構成と同様である。
【００３２】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ接続部２５でデータを受信し、受信データをＬＡＮ
制御部２４がプロトコル解析し応答する。ＬＡＮ制御部
２４で受信したデータはキャッシュアクセス部２３に渡
される。キャッシュアクセス部２３はＬＡＮ用キャッシ
ュ制御部１６へ受信データを書込む。
ＡＮ接続部２５でデータを受信し、受信データをＬＡＮ
制御部２４がプロトコル解析し応答する。ＬＡＮ制御部
２４で受信したデータはキャッシュアクセス部２３に渡
される。キャッシュアクセス部２３はＬＡＮ用キャッシ
ュ制御部１６へ受信データを書込む。
【００３３】しかし、ＬＡＮ用キャッシュ制御部１６が
ビジー状態である場合が考えられる。この場合には、キ
ャッシュアクセス部２３はＬＡＮ用キャッシュ制御部１
６に書込めなかったデータをＬＡＮデータバッファ２５
へキューイングすることにより一時保持し入力データキ
ューイングフラグをセットする。キャッシュアクセス部
２３はＬＡＮ用キャッシュ制御部１６がビジーでなくな
ったとき、入力データキューイングフラグが立っていれ
ば、ＬＡＮデータバッファ２５にキューイングされたデ
ータを直ちにデキューし、ＬＡＮ用キャッシュ制御部１
６に書込む。こうすることにより、ＬＡＮ用キャッシュ
制御部１６がビジー状態である場合でもデータ転送がス
ムーズに行われる。後の処理は第２の実施例の場合と同
様である。 かかる構成において、汎用計算機１よりＬ
ＡＮ２へデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、汎用データキャッシュ１５とＬ
ＡＮ用キャッシュ制御部１６をへて主記憶部１２にアク
セスし出力データを主記憶部１２へ書込む。ＬＡＮ用キ
ャッシュ制御部１６はＣＰＵ部１１から出力データが書
込まれたことをＣＰＵ部１１の書込み信号及びアドレス
信号より知るとキャッシュアクセス部２３に出力要求信
号を出し、ＬＡＮ用キャッシュ制御部１６へのリードア
クセスが可能であることを通知する。そして、キャッシ
ュアクセス部２３に出力データを読取らせる。
ビジー状態である場合が考えられる。この場合には、キ
ャッシュアクセス部２３はＬＡＮ用キャッシュ制御部１
６に書込めなかったデータをＬＡＮデータバッファ２５
へキューイングすることにより一時保持し入力データキ
ューイングフラグをセットする。キャッシュアクセス部
２３はＬＡＮ用キャッシュ制御部１６がビジーでなくな
ったとき、入力データキューイングフラグが立っていれ
ば、ＬＡＮデータバッファ２５にキューイングされたデ
ータを直ちにデキューし、ＬＡＮ用キャッシュ制御部１
６に書込む。こうすることにより、ＬＡＮ用キャッシュ
制御部１６がビジー状態である場合でもデータ転送がス
ムーズに行われる。後の処理は第２の実施例の場合と同
様である。 かかる構成において、汎用計算機１よりＬ
ＡＮ２へデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、汎用データキャッシュ１５とＬ
ＡＮ用キャッシュ制御部１６をへて主記憶部１２にアク
セスし出力データを主記憶部１２へ書込む。ＬＡＮ用キ
ャッシュ制御部１６はＣＰＵ部１１から出力データが書
込まれたことをＣＰＵ部１１の書込み信号及びアドレス
信号より知るとキャッシュアクセス部２３に出力要求信
号を出し、ＬＡＮ用キャッシュ制御部１６へのリードア
クセスが可能であることを通知する。そして、キャッシ
ュアクセス部２３に出力データを読取らせる。
【００３４】その後、ＬＡＮ制御部２４がビジー状態で
キャッシュアクセス部２３がデータを書込めないときに
はＬＡＮデータバッファ２５にキャッシュアクセス部２
３がデータをキューイングし、出力データキューイング
フラグをセットする。ＬＡＮ制御部２４は、キャッシュ
アクセス部２３の出力データキューイングフラグがセッ
トされていた場合には、ＬＡＮデータバッファ２５から
データを読取る。
キャッシュアクセス部２３がデータを書込めないときに
はＬＡＮデータバッファ２５にキャッシュアクセス部２
３がデータをキューイングし、出力データキューイング
フラグをセットする。ＬＡＮ制御部２４は、キャッシュ
アクセス部２３の出力データキューイングフラグがセッ
トされていた場合には、ＬＡＮデータバッファ２５から
データを読取る。
【００３５】以上のように、第３及び第４の実施例にお
いては、ＬＡＮデータバッファ２５を追加してＣＰＵ部
１１とＬＡＮ２との間の処理速度の違いを吸収している
ので、第１及び第２の実施例に比べて処理効率が向上す
るのである。
いては、ＬＡＮデータバッファ２５を追加してＣＰＵ部
１１とＬＡＮ２との間の処理速度の違いを吸収している
ので、第１及び第２の実施例に比べて処理効率が向上す
るのである。
【００３６】図５は本発明によるＬＡＮ接続システムの
第５の実施例の構成を示すブロック図であり、図１〜図
４と同等部分は同一符号により示されている。図におい
て、本実施例では、ＬＡＮ制御部２４が複数のプロトコ
ルに対応できるように、ＬＡＮ制御部２４に接続される
ＬＡＮの様々なプロトコル情報をＬＡＮ制御部２４に与
えるプロトコル情報部２６が設けられている。この点を
除けば第３の実施例（図３）の構成と同様である。
第５の実施例の構成を示すブロック図であり、図１〜図
４と同等部分は同一符号により示されている。図におい
て、本実施例では、ＬＡＮ制御部２４が複数のプロトコ
ルに対応できるように、ＬＡＮ制御部２４に接続される
ＬＡＮの様々なプロトコル情報をＬＡＮ制御部２４に与
えるプロトコル情報部２６が設けられている。この点を
除けば第３の実施例（図３）の構成と同様である。
【００３７】メモリマップ情報２１には、プロトコル選
別情報をつけ加えておく。
別情報をつけ加えておく。
【００３８】汎用計算機１の立上げ時、メモリマップ情
報２１に付加したプロトコル選別情報を主記憶部１２に
格納する。主記憶部１２に設定したプロトコル選別情報
をキャッシュ制御部２２が読取る。キャッシュアクセス
部２３は汎用計算機１の立上げ時キャッシュ制御部２２
に設定された情報を読取る。ＬＡＮ制御部２４はキャッ
シュアクセス部２３に設定された汎用計算機１の立上げ
時の情報を読取り、プロトコル選別情報があればプロト
コル情報部２６より必要なプロトコルを読込み、ＬＡＮ
接続フラグをセットする。
報２１に付加したプロトコル選別情報を主記憶部１２に
格納する。主記憶部１２に設定したプロトコル選別情報
をキャッシュ制御部２２が読取る。キャッシュアクセス
部２３は汎用計算機１の立上げ時キャッシュ制御部２２
に設定された情報を読取る。ＬＡＮ制御部２４はキャッ
シュアクセス部２３に設定された汎用計算機１の立上げ
時の情報を読取り、プロトコル選別情報があればプロト
コル情報部２６より必要なプロトコルを読込み、ＬＡＮ
接続フラグをセットする。
【００３９】図６は本発明によるＬＡＮ接続システムの
第６の実施例の構成を示すブロック図であり、図１〜図
５と同等部分は同一符号により示されている。本実施例
では、ＬＡＮ制御部２４が複数のプロトコルに対応でき
るように、ＬＡＮ制御部２４に接続されるＬＡＮの様々
なプロトコル情報をＬＡＮ制御部２４に与えるプロトコ
ル情報部２６が設けられている。この点を除けば第４の
実施例（図４）の構成と同様である。
第６の実施例の構成を示すブロック図であり、図１〜図
５と同等部分は同一符号により示されている。本実施例
では、ＬＡＮ制御部２４が複数のプロトコルに対応でき
るように、ＬＡＮ制御部２４に接続されるＬＡＮの様々
なプロトコル情報をＬＡＮ制御部２４に与えるプロトコ
ル情報部２６が設けられている。この点を除けば第４の
実施例（図４）の構成と同様である。
【００４０】メモリマップ情報２１には、プロトコル選
別情報をつけ加えておく。
別情報をつけ加えておく。
【００４１】汎用計算機１の立上げ時、メモリマップ情
報２１に付加したプロトコル選別情報を主記憶部１２に
格納する。主記憶部１２に設定したプロトコル選別情報
をＬＡＮ用キャッシュ制御部１６が読取る。キャッシュ
アクセス部２３は汎用計算機１の立上げ時ＬＡＮ用キャ
ッシュ制御部１６に設定された情報を読取る。ＬＡＮ制
御部２４はキャッシュアクセス部２３に設定された汎用
計算機１の立上げ時の情報を読取り、プロトコル選別情
報があればプロトコル情報部２６より必要なプロトコル
を読込み、ＬＡＮ接続フラグをセットする。
報２１に付加したプロトコル選別情報を主記憶部１２に
格納する。主記憶部１２に設定したプロトコル選別情報
をＬＡＮ用キャッシュ制御部１６が読取る。キャッシュ
アクセス部２３は汎用計算機１の立上げ時ＬＡＮ用キャ
ッシュ制御部１６に設定された情報を読取る。ＬＡＮ制
御部２４はキャッシュアクセス部２３に設定された汎用
計算機１の立上げ時の情報を読取り、プロトコル選別情
報があればプロトコル情報部２６より必要なプロトコル
を読込み、ＬＡＮ接続フラグをセットする。
【００４２】以上のように、第５及び第６の実施例にお
いては、プロトコル情報部２６を追加しているので、Ｌ
ＡＮ制御部２４が複数のプロトコルに対応できるという
効果がある。
いては、プロトコル情報部２６を追加しているので、Ｌ
ＡＮ制御部２４が複数のプロトコルに対応できるという
効果がある。
【００４３】なお、上述した各実施例におけるキャッシ
ュメモリは、ＣＰＵ側及びＬＡＮ側の両方からアクセス
できるように構成する必要がある。例えば、周知のデュ
アルポートＲＡＭを用いれば良い。そして、ＬＡＮ側か
らキャッシュメモリへの書込みについては、受信したパ
ケットのヘッダ等を取り除いたデータ部分を単位として
行えば良い。
ュメモリは、ＣＰＵ側及びＬＡＮ側の両方からアクセス
できるように構成する必要がある。例えば、周知のデュ
アルポートＲＡＭを用いれば良い。そして、ＬＡＮ側か
らキャッシュメモリへの書込みについては、受信したパ
ケットのヘッダ等を取り除いたデータ部分を単位として
行えば良い。
【００４４】また、上述した実施例では汎用計算機につ
いてのシステムの場合を説明したがこれに限らず各種の
装置について本実施例が適用できる。
いてのシステムの場合を説明したがこれに限らず各種の
装置について本実施例が適用できる。
【００４５】
【発明の効果】以上説明したように本発明では、ＬＡＮ
と汎用計算機等の処理装置との間のデータ転送の際、汎
用計算機のＣＰＵ部から直接アクセスされる記憶手段を
使用し、また記憶手段は主記憶よりも高速にアクセスで
きるキャッシュメモリを制御して使用するため、データ
転送処理が高速に実行できるという効果がある。そし
て、チャネル制御を行っていないため、汎用計算機とＬ
ＡＮとの間で不要な入出力制御のための制御操作が必要
なくなり、直ちにデータ処理が行われるのでデータ転送
速度が大幅に高まるという効果がある。
と汎用計算機等の処理装置との間のデータ転送の際、汎
用計算機のＣＰＵ部から直接アクセスされる記憶手段を
使用し、また記憶手段は主記憶よりも高速にアクセスで
きるキャッシュメモリを制御して使用するため、データ
転送処理が高速に実行できるという効果がある。そし
て、チャネル制御を行っていないため、汎用計算機とＬ
ＡＮとの間で不要な入出力制御のための制御操作が必要
なくなり、直ちにデータ処理が行われるのでデータ転送
速度が大幅に高まるという効果がある。
【図１】本発明の第１の実施例によるＬＡＮ接続システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図２】本発明の第２の実施例によるＬＡＮ接続システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図３】本発明の第３の実施例によるＬＡＮ接続システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図４】本発明の第４の実施例によるＬＡＮ接続システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図５】本発明の第５の実施例によるＬＡＮ接続システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図６】本発明の第６の実施例によるＬＡＮ接続システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
１ 汎用計算機 ２ ＬＡＮ １１ ＣＰＵ部 １２ 主記憶部 １３ ＣＰＵバス １４ データキャッシュメモリ １５ 汎用データキャッシュ １６ ＬＡＮ用キャッシュ制御部 ２１ メモリマップ情報 ２２ キャッシュ制御部 ２３ キャッシュアクセス部 ２４ ＬＡＮ制御部 ２５ ＬＡＮデータバッファ ２６ プロトコル情報部
Claims (3)
- 【請求項１】 ＬＡＮと前記ＬＡＮに接続される装置と
の接続をなすＬＡＮ接続システムであって、前記装置内
部の処理装置及び前記ＬＡＮの双方からアクセスできる
記憶手段を有し、この記憶手段を介して前記装置と前記
ＬＡＮとの間でデータの授受を行うようにしたことを特
徴とするＬＡＮ接続システム。 - 【請求項２】 前記記憶手段がビジー状態のとき、該記
憶手段に書込むべきデータを一時保持するデータバッフ
ァを更に追加したことを特徴とする請求項１記載のＬＡ
Ｎ接続システム。 - 【請求項３】 前記記憶手段は、キャッシュメモリであ
ることを特徴とする請求項１又は２記載のＬＡＮ接続シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031293A JPH0817401B2 (ja) | 1993-01-27 | 1993-01-27 | Ｌａｎ接続システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031293A JPH0817401B2 (ja) | 1993-01-27 | 1993-01-27 | Ｌａｎ接続システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224910A true JPH06224910A (ja) | 1994-08-12 |
| JPH0817401B2 JPH0817401B2 (ja) | 1996-02-21 |
Family
ID=12327263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031293A Expired - Lifetime JPH0817401B2 (ja) | 1993-01-27 | 1993-01-27 | Ｌａｎ接続システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817401B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7472205B2 (en) | 2002-04-24 | 2008-12-30 | Nec Corporation | Communication control apparatus which has descriptor cache controller that builds list of descriptors |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181257A (ja) * | 1988-01-13 | 1989-07-19 | Nec Corp | アダプタ |
| JPH01256840A (ja) * | 1988-04-07 | 1989-10-13 | Hitachi Ltd | 端末装置とネットワーク間結合用通信装置 |
| JPH02118867A (ja) * | 1988-10-28 | 1990-05-07 | Mitsubishi Electric Corp | メッセージ通信処理方式 |
| JPH02190953A (ja) * | 1988-12-29 | 1990-07-26 | Internatl Business Mach Corp <Ibm> | データ処理システム |
| JPH02236748A (ja) * | 1989-03-10 | 1990-09-19 | Nec Corp | ストア・バッファ |
| JPH04282938A (ja) * | 1991-03-12 | 1992-10-08 | Yokogawa Electric Corp | 通信制御装置 |
-
1993
- 1993-01-27 JP JP5031293A patent/JPH0817401B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181257A (ja) * | 1988-01-13 | 1989-07-19 | Nec Corp | アダプタ |
| JPH01256840A (ja) * | 1988-04-07 | 1989-10-13 | Hitachi Ltd | 端末装置とネットワーク間結合用通信装置 |
| JPH02118867A (ja) * | 1988-10-28 | 1990-05-07 | Mitsubishi Electric Corp | メッセージ通信処理方式 |
| JPH02190953A (ja) * | 1988-12-29 | 1990-07-26 | Internatl Business Mach Corp <Ibm> | データ処理システム |
| JPH02236748A (ja) * | 1989-03-10 | 1990-09-19 | Nec Corp | ストア・バッファ |
| JPH04282938A (ja) * | 1991-03-12 | 1992-10-08 | Yokogawa Electric Corp | 通信制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7472205B2 (en) | 2002-04-24 | 2008-12-30 | Nec Corporation | Communication control apparatus which has descriptor cache controller that builds list of descriptors |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817401B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5630059A (en) | Expedited message transfer in a multi-nodal data processing system | |
| KR100947755B1 (ko) | 허브－기반 메모리 시스템에서 기록 명령들을 종료시키기위한 방법 및 시스템 | |
| JP4586031B2 (ja) | パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法 | |
| US7328289B2 (en) | Communication between processors | |
| US4419728A (en) | Channel interface circuit providing virtual channel number translation and direct memory access | |
| US5606665A (en) | Buffer descriptor prefetch in network and I/O design | |
| JP2654369B2 (ja) | プロセッサ・チャネル及び交換機構の間に設けられたアダプタ装置 | |
| US20050235072A1 (en) | Data storage controller | |
| JPH07281976A (ja) | パケットｆｉｆｏを管理する方法 | |
| JPH09231157A (ja) | コンピュータに接続されている入力／出力（ｉ／ｏ）デバイスを制御する方法 | |
| WO2006026017A2 (en) | Memory system and method having uni-directional data buses | |
| JP7435054B2 (ja) | 通信装置、通信装置の制御方法、および集積回路 | |
| JPH06224910A (ja) | Ｌａｎ接続システム | |
| JPH08212178A (ja) | 並列計算機 | |
| JP2924783B2 (ja) | リモートリード処理方法およびその装置 | |
| JP2546901B2 (ja) | 通信制御装置 | |
| JPH1031616A (ja) | プロセス間通信システム | |
| JP2002185470A (ja) | Ｌａｎ接続システム | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JP3056169B2 (ja) | データ送受信方式とその方法 | |
| JP2001134514A (ja) | データ通信システム | |
| JPH02230345A (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPH04314157A (ja) | 通信装置 | |
| CN121785955A (zh) | 加速单元、专用数据处理器、主机和读写信号传递方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |