JPH04286117A - 金層内にパターンをエッチングする方法 - Google Patents
金層内にパターンをエッチングする方法Info
- Publication number
- JPH04286117A JPH04286117A JP3291971A JP29197191A JPH04286117A JP H04286117 A JPH04286117 A JP H04286117A JP 3291971 A JP3291971 A JP 3291971A JP 29197191 A JP29197191 A JP 29197191A JP H04286117 A JPH04286117 A JP H04286117A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- layer
- gold layer
- substrate
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
- H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
Landscapes
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は金のエッチング方法に関
する。更に詳細には、本発明は、従来のリフトオフ（ｌ
ｉｆｔ−ｏｆｆ）法の欠点を背負い込むことなく、ガリ
ウム砒素のような半導体基板上の金層にパターンをエッ
チングする方法に関する。
する。更に詳細には、本発明は、従来のリフトオフ（ｌ
ｉｆｔ−ｏｆｆ）法の欠点を背負い込むことなく、ガリ
ウム砒素のような半導体基板上の金層にパターンをエッ
チングする方法に関する。
【０００２】
【従来の技術】金は殆どの試薬に対して化学的に不活性
なので、金をパターン付けすることは困難である。この
ため、金を直接エッチングするには、王水のような強烈
な試薬を使用しなければならない。しかし、この方法は
金のエッチング剤に対して反応性の基板上の金をパター
ン付けするには実用的ではない。従って、例えば、半導
体基板上に金の相互接続を形成する場合、直接エッチン
グ法よりもむしろリフトオフ法により金をパターン付け
することが一般的に行われている。
なので、金をパターン付けすることは困難である。この
ため、金を直接エッチングするには、王水のような強烈
な試薬を使用しなければならない。しかし、この方法は
金のエッチング剤に対して反応性の基板上の金をパター
ン付けするには実用的ではない。従って、例えば、半導
体基板上に金の相互接続を形成する場合、直接エッチン
グ法よりもむしろリフトオフ法により金をパターン付け
することが一般的に行われている。
【０００３】代表的なリフトオフ法では、ホトレジスト
のような保護材料層を所望パターンと反対に基板上に形
成させる。ホトレジストは基板表面に塗布され、光リソ
グラフィ法によりパターン付けされる。これにより、金
で被覆されていない基板表面の全ての部分はホトレジス
トで被覆されている。チタンのような接着性を高める中
間層を基板に塗布する。次いで、金層をチタン層上に塗
布し、下部のホトレジスト層を溶解除去する。複合金属
層はチタンがホトレジストとだけ接触している領域を取
り除き、チタンが基板と接触している領域を残す。
のような保護材料層を所望パターンと反対に基板上に形
成させる。ホトレジストは基板表面に塗布され、光リソ
グラフィ法によりパターン付けされる。これにより、金
で被覆されていない基板表面の全ての部分はホトレジス
トで被覆されている。チタンのような接着性を高める中
間層を基板に塗布する。次いで、金層をチタン層上に塗
布し、下部のホトレジスト層を溶解除去する。複合金属
層はチタンがホトレジストとだけ接触している領域を取
り除き、チタンが基板と接触している領域を残す。
【０００４】
【発明が解決しようとする課題】リフトオフ法によれば
激烈なエッチング剤を使用することなく金をパターン付
けすることができるが、この方法は集積回路デバイスの
製造に度外れた制限を有する。リフトオフ法はホトレジ
スト由来の残留高分子物質による接着問題が存在する。 中間層は一般的に、残留高分子物質を含有する基板に塗
布される。その結果、基板と中間層との接着力が弱くな
る。更に、金属の引き剥がしにより金パターンの周辺に
不規則な部分が発生する。
激烈なエッチング剤を使用することなく金をパターン付
けすることができるが、この方法は集積回路デバイスの
製造に度外れた制限を有する。リフトオフ法はホトレジ
スト由来の残留高分子物質による接着問題が存在する。 中間層は一般的に、残留高分子物質を含有する基板に塗
布される。その結果、基板と中間層との接着力が弱くな
る。更に、金属の引き剥がしにより金パターンの周辺に
不規則な部分が発生する。
【０００５】従って、本発明の目的は金をパターン付け
する新規な方法を提供することである。
する新規な方法を提供することである。
【０００６】
【課題を解決するための手段】マスキングし、そして、
ＣＦ４ ／Ｏ２ プラズマ中で反応性イオンエッチング
することにより金をパターン付けすることができる。金
はこれらのガスの成分との揮発性反応生成物を有しない
ので、本発明の発見は画期的である。金層は、（ａ）基
板上に金層を形成し、（ｂ） エッチングすべきパター
ンが選択的に露出されるように金層をマスキングし、そ
して、（ｃ） マスクされた層をＣＦ４ ／Ｏ２ プラ
ズマに暴露する工程によりパターン付けされる。
ＣＦ４ ／Ｏ２ プラズマ中で反応性イオンエッチング
することにより金をパターン付けすることができる。金
はこれらのガスの成分との揮発性反応生成物を有しない
ので、本発明の発見は画期的である。金層は、（ａ）基
板上に金層を形成し、（ｂ） エッチングすべきパター
ンが選択的に露出されるように金層をマスキングし、そ
して、（ｃ） マスクされた層をＣＦ４ ／Ｏ２ プラ
ズマに暴露する工程によりパターン付けされる。
【０００７】好ましい実施例では、基板は、接着力を高
めるチタン界面層を有するガリウム砒素基板からなり、
金層はチタン界面層上にスパッタすることにより形成さ
れる。金層はホトレジストによりマスクされる。このマ
スク層は、Ｏ２ の含有率が約８モル％以上であるＣＦ
４ ／Ｏ２ プラズマに暴露される。好都合なことに、
露出された中間層はプラズマエッチングにより除去する
ことができる。
めるチタン界面層を有するガリウム砒素基板からなり、
金層はチタン界面層上にスパッタすることにより形成さ
れる。金層はホトレジストによりマスクされる。このマ
スク層は、Ｏ２ の含有率が約８モル％以上であるＣＦ
４ ／Ｏ２ プラズマに暴露される。好都合なことに、
露出された中間層はプラズマエッチングにより除去する
ことができる。
【０００８】
【実施例】以下、実施例により本発明を更に詳細に説明
する。図１は金層をパターン付けする工程のフローチャ
ートである。符号１Ａは基板上に金層を形成することか
らなる第１の工程を示す。好ましくは、基板はガリウム
砒素のような半導体基板である。初期工程として、基板
にチタンのような界面層を設ける。この界面層は金層の
接着力を高める。
する。図１は金層をパターン付けする工程のフローチャ
ートである。符号１Ａは基板上に金層を形成することか
らなる第１の工程を示す。好ましくは、基板はガリウム
砒素のような半導体基板である。初期工程として、基板
にチタンのような界面層を設ける。この界面層は金層の
接着力を高める。
【０００９】具体的には、米国、ニューヨーク州のオレ
ンジバーグに所在するマテリアルスリサーチ社から販売
されているＭＲＣ９０３Ａのようなマルチソーススパッ
タリングチャンバ内にガリウム砒素ウエハを配置するこ
とにより金層を形成することができる。メタライゼーシ
ョン用の標準的な準備方法に従ってウエハを十分に洗浄
する。チャンバには３種類のスパッタリングターゲット
（例えば、チタン、タングステンおよび金）を設けるこ
とが好ましい。
ンジバーグに所在するマテリアルスリサーチ社から販売
されているＭＲＣ９０３Ａのようなマルチソーススパッ
タリングチャンバ内にガリウム砒素ウエハを配置するこ
とにより金層を形成することができる。メタライゼーシ
ョン用の標準的な準備方法に従ってウエハを十分に洗浄
する。チャンバには３種類のスパッタリングターゲット
（例えば、チタン、タングステンおよび金）を設けるこ
とが好ましい。
【００１０】ウエハがロードされたチャンバを約１０−
６Ｔｏｒｒの圧力まで排気し、アルゴンのような不活性
ガスを約１０−２Ｔｏｒｒの圧力まで再導入する。その
後、チタン層（約５００オングストローム以下Ａとする
）をスパッタリングすることにより界面層を形成する。 所望により、タングステン層（約１０００Ａ）をスパッ
タリングすることによりチタン層上にバリヤ層を積層す
ることもできる。その後、ウエハ上に金をスパッタリン
グすることにより金層を形成する。代表的な集積回路用
途の場合、金層の膜厚は１００Ａ〜約１００００Ａの範
囲内であることが好ましい。別法として、金層は真空蒸
着により別のチャンバ内で形成することもできる。
６Ｔｏｒｒの圧力まで排気し、アルゴンのような不活性
ガスを約１０−２Ｔｏｒｒの圧力まで再導入する。その
後、チタン層（約５００オングストローム以下Ａとする
）をスパッタリングすることにより界面層を形成する。 所望により、タングステン層（約１０００Ａ）をスパッ
タリングすることによりチタン層上にバリヤ層を積層す
ることもできる。その後、ウエハ上に金をスパッタリン
グすることにより金層を形成する。代表的な集積回路用
途の場合、金層の膜厚は１００Ａ〜約１００００Ａの範
囲内であることが好ましい。別法として、金層は真空蒸
着により別のチャンバ内で形成することもできる。
【００１１】符号１Ｂで示される次の工程は、エッチン
グすべきパターンが選択的に露出するように金層をマス
クする。金が積層された基板をスパッタリングチャンバ
から取出し、ホトレジストを用い、常用の光リソグラフ
ィ露光方法および現像方法を用いて、エッチングすべき
でない領域をマスクする。好ましいホトレジストはシッ
プレイ（Ｓｈｉｐｌｅｙ） 社のＡＺ１４００−３１で
ある。
グすべきパターンが選択的に露出するように金層をマス
クする。金が積層された基板をスパッタリングチャンバ
から取出し、ホトレジストを用い、常用の光リソグラフ
ィ露光方法および現像方法を用いて、エッチングすべき
でない領域をマスクする。好ましいホトレジストはシッ
プレイ（Ｓｈｉｐｌｅｙ） 社のＡＺ１４００−３１で
ある。
【００１２】その後、マスクされた金層をＣＦ４ ／Ｏ
２ プラズマに暴露する。マスクした後、ウエハを、米
国、マサチューセッツ州のウオルサムに所在するＬＦＥ
社から販売されているＬＦＥモデルＰＳＳ／ＰＤＥ／Ｐ
ＤＳ−５０１のようなエッチングチャンバ内に配置する
。金層は５０〜１２０℃の範囲内の温度にまで予備加熱
されていることが好ましい。チャンバは約１０−３Ｔｏ
ｒｒの圧力にまで排気され、ＣＦ４ とＯ２ の混合ガ
スを２００〜１０００ｍＴｏｒｒ の圧力まで再導入す
る。Ｏ２ のモル％は好ましくは約８％超であり、一層
好ましくは約１８％である。ＣＦ４ ／Ｏ２ プラズマ
は、１３．６ＭＨｚ で、かつ、４００Ｗ以下のレベル
でプラズマ発生器に高周波出力を印加することにより発
生される。
２ プラズマに暴露する。マスクした後、ウエハを、米
国、マサチューセッツ州のウオルサムに所在するＬＦＥ
社から販売されているＬＦＥモデルＰＳＳ／ＰＤＥ／Ｐ
ＤＳ−５０１のようなエッチングチャンバ内に配置する
。金層は５０〜１２０℃の範囲内の温度にまで予備加熱
されていることが好ましい。チャンバは約１０−３Ｔｏ
ｒｒの圧力にまで排気され、ＣＦ４ とＯ２ の混合ガ
スを２００〜１０００ｍＴｏｒｒ の圧力まで再導入す
る。Ｏ２ のモル％は好ましくは約８％超であり、一層
好ましくは約１８％である。ＣＦ４ ／Ｏ２ プラズマ
は、１３．６ＭＨｚ で、かつ、４００Ｗ以下のレベル
でプラズマ発生器に高周波出力を印加することにより発
生される。
【００１３】エッチング速度に対するガス組成の影響に
ついて、１８％Ｏ２ ，８％Ｏ２ および０％Ｏ２ と
共にＣＦ４ を使用することからなる３種類の試験によ
り測定した。３００ｍＴｏｒｒ 、１５０ＷでＯ２ が
１８％の場合、エッチング速度は４７０Ａ／分であった
。同じ条件下で、Ｏ２ が８％の場合、エッチング速度
は８６Ａ／分であった。また、Ｏ２ が０％の場合、金
のエッチングは全く認められなかった。
ついて、１８％Ｏ２ ，８％Ｏ２ および０％Ｏ２ と
共にＣＦ４ を使用することからなる３種類の試験によ
り測定した。３００ｍＴｏｒｒ 、１５０ＷでＯ２ が
１８％の場合、エッチング速度は４７０Ａ／分であった
。同じ条件下で、Ｏ２ が８％の場合、エッチング速度
は８６Ａ／分であった。また、Ｏ２ が０％の場合、金
のエッチングは全く認められなかった。
【００１４】１８％Ｏ２ 混合ガスを使用し、圧力を変
化させた場合、５００ｍＴｏｒｒ では３００Ａ／分の
若干低いエッチング速度が認められた。しかし、８００
ｍＴｏｒｒ では８３７Ａ／分の若干高いエッチング速
度が認められた。
化させた場合、５００ｍＴｏｒｒ では３００Ａ／分の
若干低いエッチング速度が認められた。しかし、８００
ｍＴｏｒｒ では８３７Ａ／分の若干高いエッチング速
度が認められた。
【００１５】露出金層をエッチング除去した後、下部の
露出中間層も同じチャンバ内でＣＦ４ からなるプラズ
マにより容易にエッチング除去することができる。
露出中間層も同じチャンバ内でＣＦ４ からなるプラズ
マにより容易にエッチング除去することができる。
【００１６】露出された金層および下部中間層をエッチ
ング除去した後、アッシングのような通常の方法により
ホトレジストマスクを除去し、正確に形成された金パタ
ーンが残される。
ング除去した後、アッシングのような通常の方法により
ホトレジストマスクを除去し、正確に形成された金パタ
ーンが残される。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
マスキングし、そして、ＣＦ４ ／Ｏ２プラズマ中で反
応性イオンエッチングすることにより金をパターン付け
することができる。
マスキングし、そして、ＣＦ４ ／Ｏ２プラズマ中で反
応性イオンエッチングすることにより金をパターン付け
することができる。
【００１８】前記のような、本発明の金層プラズマエッ
チング方法は従来から使用されているリフトオフ法より
も幾つかの点で優れている。本質において、金のプラズ
マエッチングは金パターンの外形を良好にコントロール
することができ、しかも、接着力を良好にコントロール
することができる。リフトオフ法による不規則性を有す
ることなく、金の周縁部は正確に画成されるので、金パ
ターンの外形は良好のコントロールされる。高分子残留
物で汚染されていないチャンバ内で高分子残留物を有し
ない清浄な表面上に中間層を堆積させることができるの
で、基板に対する金の接着力は高まる。
チング方法は従来から使用されているリフトオフ法より
も幾つかの点で優れている。本質において、金のプラズ
マエッチングは金パターンの外形を良好にコントロール
することができ、しかも、接着力を良好にコントロール
することができる。リフトオフ法による不規則性を有す
ることなく、金の周縁部は正確に画成されるので、金パ
ターンの外形は良好のコントロールされる。高分子残留
物で汚染されていないチャンバ内で高分子残留物を有し
ない清浄な表面上に中間層を堆積させることができるの
で、基板に対する金の接着力は高まる。
【図１】本発明により金層をパターン付けする好ましい
方法の一例のフローチャートである。
方法の一例のフローチャートである。
Claims (10)
- 【請求項１】 基板上に金層を形成し；金層をマスク
し、エッチングすべきパターンに金を選択的に露出し；
マスクされた層をＣＦ４ ／Ｏ２ プラズマに暴露する
ことにより露出金層をエッチング除去する；工程からな
る金層内にパターンをエッチングする方法。 - 【請求項２】 前記金層は半導体材料からなる基板上
に形成され、前記金層は１００〜１００００オングスト
ロームの範囲内の膜厚に形成される請求項１の方法。 - 【請求項３】 前記金層はホトレジストでマスクされ
ている請求項２の方法。 - 【請求項４】 前記露出金を少なくとも８モル％のＯ
２ とＣＦ４ からなる混合ガス中で発生されるプラズ
マに暴露することにより露出金をエッチングすることか
らなる請求項２の方法。 - 【請求項５】 前記金層はガリウム砒素からなる基板
上に形成され；前記金層は１００〜１００００オングス
トロームの範囲内の膜厚に形成され；前記マスク層は少
なくとも８モル％のＯ２ とＣＦ４ からなる混合ガス
中で発生されるプラズマに暴露される；請求項１の方法
。 - 【請求項６】 前記金層は、基板表面に対する金層の
接着力を高める中間金属層を有する半導体材料からなる
基板上に形成される請求項５の方法。 - 【請求項７】 前記半導体材料はガリウム砒素であり
、前記中間金属層はチタンからなる請求項６の方法。 - 【請求項８】 前記中間金属層はホトレジスト残留物
が殆ど存在しない基板表面に堆積される請求項６の方法
。 - 【請求項９】 前記金層はホトレジストでマスクされ
ている請求項６の方法。 - 【請求項１０】 前記露出金のエッチング除去により
露出された前記中間層部分をプラズマエッチング除去す
る追加工程を含む請求項６の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/614,785 US5126007A (en) | 1990-11-16 | 1990-11-16 | Method for etching a pattern in layer of gold |
| US614785 | 1996-03-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286117A true JPH04286117A (ja) | 1992-10-12 |
Family
ID=24462684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3291971A Pending JPH04286117A (ja) | 1990-11-16 | 1991-10-14 | 金層内にパターンをエッチングする方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5126007A (ja) |
| EP (1) | EP0488540A1 (ja) |
| JP (1) | JPH04286117A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164331A (en) * | 1991-10-03 | 1992-11-17 | Hewlett-Packard Company | Method of forming and etching titanium-tungsten interconnects |
| US5514501A (en) * | 1994-06-07 | 1996-05-07 | The United States Of America As Represented By The Secretary Of Commerce | Process for UV-photopatterning of thiolate monolayers self-assembled on gold, silver and other substrates |
| US6376104B1 (en) | 1999-12-30 | 2002-04-23 | Kin Keung Li | Production of gold decorative items |
| CN102016768B (zh) * | 2008-02-28 | 2014-11-19 | 3M创新有限公司 | 具有变化的薄层电阻的触屏传感器 |
| US8284332B2 (en) * | 2008-08-01 | 2012-10-09 | 3M Innovative Properties Company | Touch screen sensor with low visibility conductors |
| JP2011517367A (ja) * | 2008-02-28 | 2011-06-02 | スリーエム イノベイティブ プロパティズ カンパニー | 基材上に導電体をパターン化する方法 |
| JP2011513846A (ja) | 2008-02-28 | 2011-04-28 | スリーエム イノベイティブ プロパティズ カンパニー | タッチスクリーンセンサ |
| CN104090673B (zh) | 2008-02-28 | 2018-02-23 | 3M创新有限公司 | 具有低可见度导体的触屏传感器 |
| CN102334091B (zh) | 2009-02-26 | 2016-01-06 | 3M创新有限公司 | 触摸屏传感器和具有低可见度的覆盖微图案的图案化基材 |
| US8941395B2 (en) | 2010-04-27 | 2015-01-27 | 3M Innovative Properties Company | Integrated passive circuit elements for sensing devices |
| WO2011156447A1 (en) | 2010-06-11 | 2011-12-15 | 3M Innovative Properties Company | Positional touch sensor with force measurement |
| EP2812779A4 (en) | 2012-02-10 | 2015-09-23 | 3M Innovative Properties Co | MESH PATTERN FOR TOUCH SENSOR ELECTRODES |
| JP5224203B1 (ja) | 2012-07-11 | 2013-07-03 | 大日本印刷株式会社 | タッチパネルセンサ、タッチパネル装置および表示装置 |
| US9164607B2 (en) | 2012-11-30 | 2015-10-20 | 3M Innovative Properties Company | Complementary touch panel electrodes |
| US9229553B2 (en) | 2012-11-30 | 2016-01-05 | 3M Innovative Properties Company | Mesh patterns for touch sensor electrodes |
| WO2017034870A1 (en) | 2015-08-21 | 2017-03-02 | 3M Innovative Properties Company | Transparent conductors including metal traces and methods of making same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167326A (ja) * | 1984-02-09 | 1985-08-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900944A (en) * | 1973-12-19 | 1975-08-26 | Texas Instruments Inc | Method of contacting and connecting semiconductor devices in integrated circuits |
| US3923568A (en) * | 1974-01-14 | 1975-12-02 | Int Plasma Corp | Dry plasma process for etching noble metal |
| US3975252A (en) * | 1975-03-14 | 1976-08-17 | Bell Telephone Laboratories, Incorporated | High-resolution sputter etching |
| US4033027A (en) * | 1975-09-26 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Dividing metal plated semiconductor wafers |
| JPS60183726A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | 半導体装置の電極パタ−ンの形成方法 |
| US4673958A (en) * | 1985-01-31 | 1987-06-16 | Texas Instruments Incorporated | Monolithic microwave diodes |
| JPS6330270A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | サ−マルヘツドの製造方法 |
-
1990
- 1990-11-16 US US07/614,785 patent/US5126007A/en not_active Expired - Lifetime
-
1991
- 1991-10-14 JP JP3291971A patent/JPH04286117A/ja active Pending
- 1991-11-06 EP EP91310256A patent/EP0488540A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167326A (ja) * | 1984-02-09 | 1985-08-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0488540A1 (en) | 1992-06-03 |
| US5126007A (en) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514247A (en) | Process for plasma etching of vias | |
| JPS5812344B2 (ja) | 銅を基材とする金属パタ−ンの形成方法 | |
| JPH09251989A (ja) | 水素ガスを用いた集積回路のプラズマ洗浄方法 | |
| US5126007A (en) | Method for etching a pattern in layer of gold | |
| WO2003058700A1 (fr) | Procede de traitement au plasma | |
| US5714037A (en) | Method of improving adhesion between thin films | |
| JPH02218010A (ja) | 薄膜磁気記録ヘッドの製造方法 | |
| JPS6252550A (ja) | フオトマスク材料 | |
| JPH03174724A (ja) | パターン形成方法 | |
| JPH0466345B2 (ja) | ||
| JPS6251228A (ja) | ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法 | |
| JP2928391B2 (ja) | パターン形成方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JP2746494B2 (ja) | レジスト除去方法 | |
| KR100607761B1 (ko) | 반도체 장치 제조용 식각 챔버의 시즈닝 방법 | |
| JPH03291929A (ja) | ドライエッチング方法 | |
| JPS6227386B2 (ja) | ||
| JPS58100684A (ja) | ドライ・エツチング方法 | |
| JPS5990853A (ja) | フオトマスクブランク | |
| JPH07106310A (ja) | ドライエッチング方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| US20050158666A1 (en) | Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma | |
| JPH03159127A (ja) | 半導体装置の製造方法 |