JPH04286243A - ラベル多重化／分離装置 - Google Patents
ラベル多重化／分離装置Info
- Publication number
- JPH04286243A JPH04286243A JP3074778A JP7477891A JPH04286243A JP H04286243 A JPH04286243 A JP H04286243A JP 3074778 A JP3074778 A JP 3074778A JP 7477891 A JP7477891 A JP 7477891A JP H04286243 A JPH04286243 A JP H04286243A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- destination
- transmission path
- label
- multiplex transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はパケット、特にＡＴＭセ
ルなどの固定長パケットを多重化／分離するラベル多重
化／分離装置に関する。
ルなどの固定長パケットを多重化／分離するラベル多重
化／分離装置に関する。
【０００２】本発明のラベル多重化／分離装置は、例え
ばマルチメディア多重化装置などの時分割多重装置の回
線設定部などに利用される。
ばマルチメディア多重化装置などの時分割多重装置の回
線設定部などに利用される。
【０００３】
【従来の技術】図４にはラベル多重機能を持つ従来の時
分割多重装置が示される。図中、１１ 〜１３ は端末
であり、各端末１１ 〜１３ からの伝送信号は端末収
容モジュール２１ 〜２３ にそれぞれ入力される。端
末収容モジュール２１ 〜２３は入力された伝送信号を
固定長のパケットに組み立てる機能を有し、このパケッ
トには伝送信号の宛先がラベルにより付される。
分割多重装置が示される。図中、１１ 〜１３ は端末
であり、各端末１１ 〜１３ からの伝送信号は端末収
容モジュール２１ 〜２３ にそれぞれ入力される。端
末収容モジュール２１ 〜２３は入力された伝送信号を
固定長のパケットに組み立てる機能を有し、このパケッ
トには伝送信号の宛先がラベルにより付される。
【０００４】各端末収容モジュール２１ 〜２３ から
出力されたパケットはＴＤＭ（時分割多重）バス４を介
して多重／分離モジュール８に入力される。なお、この
ＴＤＭバス４および後述するＴＤＭバス６は図中では理
解を容易にするためそれぞれチャネル別のバス線で描か
れているが、実際には一つのバスで時分割多重により各
チャネル信号を伝送するものである。
出力されたパケットはＴＤＭ（時分割多重）バス４を介
して多重／分離モジュール８に入力される。なお、この
ＴＤＭバス４および後述するＴＤＭバス６は図中では理
解を容易にするためそれぞれチャネル別のバス線で描か
れているが、実際には一つのバスで時分割多重により各
チャネル信号を伝送するものである。
【０００５】多重／分離モジュール８の多重化部は、端
末収容モジュール２１ 〜２３ からの信号を多重／分
離モジュール８内部の信号速度に速度変換する速度変換
部８１〜８３、スイッチ部８６、スイッチ部８６からの
出力信号をＴＤＭバス６の信号速度に速度変換する速度
変換部８４、８５などからなる。スイッチ部８６には各
入側チャネル毎に出側回線数分の多重化用メモリが用意
されており、したがって収容端末数×収容回線数の個数
の多重化用メモリがマトリクス状に配線された構成とな
る。 各多重化用メモリにはその各々に対応してラベル識別用
メモリ（図示しない）が設けられる。各ラベル識別用メ
モリには対応する多重化用メモリの出側回線の宛先情報
が保持されている。各ラベル識別用メモリは速度変換部
８１〜８３から入力されたパケットデータのラベルの宛
先情報を自己に保持された宛先情報と比較し、一致した
時にはそのラベル識別用メモリに対応する多重化用メモ
リにパケットデータを書き込むようになっている。
末収容モジュール２１ 〜２３ からの信号を多重／分
離モジュール８内部の信号速度に速度変換する速度変換
部８１〜８３、スイッチ部８６、スイッチ部８６からの
出力信号をＴＤＭバス６の信号速度に速度変換する速度
変換部８４、８５などからなる。スイッチ部８６には各
入側チャネル毎に出側回線数分の多重化用メモリが用意
されており、したがって収容端末数×収容回線数の個数
の多重化用メモリがマトリクス状に配線された構成とな
る。 各多重化用メモリにはその各々に対応してラベル識別用
メモリ（図示しない）が設けられる。各ラベル識別用メ
モリには対応する多重化用メモリの出側回線の宛先情報
が保持されている。各ラベル識別用メモリは速度変換部
８１〜８３から入力されたパケットデータのラベルの宛
先情報を自己に保持された宛先情報と比較し、一致した
時にはそのラベル識別用メモリに対応する多重化用メモ
リにパケットデータを書き込むようになっている。
【０００６】多重／分離モジュール８の分離部も同様な
構成からなり、スイッチ部は収容端末数×収容回線数の
個数のマトリクス状に配線された分離用メモリで構成さ
れ、各分離用メモリには前述同様のラベル識別用メモリ
が用意される。多重化部からの出力信号は回線収容モジ
ュール７１ 、７２ に入力され、この回線収容モジュ
ール７１ 、７２ から回線側に送出される。
構成からなり、スイッチ部は収容端末数×収容回線数の
個数のマトリクス状に配線された分離用メモリで構成さ
れ、各分離用メモリには前述同様のラベル識別用メモリ
が用意される。多重化部からの出力信号は回線収容モジ
ュール７１ 、７２ に入力され、この回線収容モジュ
ール７１ 、７２ から回線側に送出される。
【０００７】この時分割多重装置の動作が以下に説明さ
れる。端末１１ 〜１３ からの伝送信号は端末収容モ
ジュール２１ 〜２３ にそれぞれ入力されてパケット
化され、ＴＤＭバス４に送出される。この時のＴＤＭバ
ス４の伝送速度は端末伝送速度と同一である。多重／分
離モジュール８の多重化部では、ＴＤＭバス４からパケ
ットデータを取り込み、速度変換部８１〜８３を介して
スイッチ部８６に送る。速度変換部８１〜８３では、ス
イッチ部８６の信号速度が回線速度×回線数以上である
ため、ＴＤＭバス４からの信号を多重化部内部の信号速
度に変換する。
れる。端末１１ 〜１３ からの伝送信号は端末収容モ
ジュール２１ 〜２３ にそれぞれ入力されてパケット
化され、ＴＤＭバス４に送出される。この時のＴＤＭバ
ス４の伝送速度は端末伝送速度と同一である。多重／分
離モジュール８の多重化部では、ＴＤＭバス４からパケ
ットデータを取り込み、速度変換部８１〜８３を介して
スイッチ部８６に送る。速度変換部８１〜８３では、ス
イッチ部８６の信号速度が回線速度×回線数以上である
ため、ＴＤＭバス４からの信号を多重化部内部の信号速
度に変換する。
【０００８】スイッチ部８６では、各端末からのパケッ
トをラベル識別用メモリにより識別して、そのパケット
の宛先出側回線に対応する多重化用メモリに書き込む。 このスイッチ部８６からの読出しは書込み側と同速度で
行われる。この時の書込み側と読出し側の伝送速度は回
線速度と同一である。スイッチ部８６から読み出したパ
ケットは速度変換部８４、８５でＴＤＭバス６の速度に
変換された後にＴＤＭバス６に出力され、さらに回線収
容モジュール７１ 、７２ を介して回線側に送られる
。
トをラベル識別用メモリにより識別して、そのパケット
の宛先出側回線に対応する多重化用メモリに書き込む。 このスイッチ部８６からの読出しは書込み側と同速度で
行われる。この時の書込み側と読出し側の伝送速度は回
線速度と同一である。スイッチ部８６から読み出したパ
ケットは速度変換部８４、８５でＴＤＭバス６の速度に
変換された後にＴＤＭバス６に出力され、さらに回線収
容モジュール７１ 、７２ を介して回線側に送られる
。
【０００９】なお、多重／分離モジュール８の分離側で
は上記動作と逆の動作を行って、回線側から入力された
多重信号を各パケットのラベルにより宛先端末を識別し
て分離し、端末収容モジュール２１ 〜２３ でパケッ
ト分解した後に各端末に伝送する。
は上記動作と逆の動作を行って、回線側から入力された
多重信号を各パケットのラベルにより宛先端末を識別し
て分離し、端末収容モジュール２１ 〜２３ でパケッ
ト分解した後に各端末に伝送する。
【００１０】
【発明が解決しようとする課題】従来の時分割多重装置
では、多重／分離モジュールのスイッチ部を構成する多
重化用メモリおよび分離用メモリとしては、それぞれ収
容端末数×収容回線数の個数が必要である。また各多重
化用メモリと分離用メモリに対応してその数だけのラベ
ル識別用メモリが必要である。このため、収容端末数と
収容回線数が増えると、このスイッチ部の回路規模とコ
ストが非常に増大することになる。
では、多重／分離モジュールのスイッチ部を構成する多
重化用メモリおよび分離用メモリとしては、それぞれ収
容端末数×収容回線数の個数が必要である。また各多重
化用メモリと分離用メモリに対応してその数だけのラベ
ル識別用メモリが必要である。このため、収容端末数と
収容回線数が増えると、このスイッチ部の回路規模とコ
ストが非常に増大することになる。
【００１１】本発明はかかる事情に鑑みてなされたもの
であり、その目的とするところは、多重化／分離装置の
スイッチ部のメモリの個数を削減することにある。
であり、その目的とするところは、多重化／分離装置の
スイッチ部のメモリの個数を削減することにある。
【００１２】
【課題を解決するための手段】図１は本発明にかかる原
理説明図である。上述の課題を解決するために、本発明
においては、一つの形態として、各端末１０からの伝送
信号をその宛先をラベルで付したパケットにパケット化
するパケット化手段１１と、内部多重伝送路１２と、パ
ケット化手段１１でパケット化された各端末１０のパケ
ットを内部多重伝送路１２上に時分割多重化する多重化
手段１３と、宛先方路別に設けられ該内部多重伝送路１
２に接続されたメモリ１４と、内部多重伝送路１２上の
パケットをそのラベルにより宛先を識別してその宛先対
応のメモリ１４に書き込むラベル識別書込み手段１５と
、メモリ１４からパケットを宛先方路に読み出す読出し
手段１６とを備えたラベル多重化装置が提供される。
理説明図である。上述の課題を解決するために、本発明
においては、一つの形態として、各端末１０からの伝送
信号をその宛先をラベルで付したパケットにパケット化
するパケット化手段１１と、内部多重伝送路１２と、パ
ケット化手段１１でパケット化された各端末１０のパケ
ットを内部多重伝送路１２上に時分割多重化する多重化
手段１３と、宛先方路別に設けられ該内部多重伝送路１
２に接続されたメモリ１４と、内部多重伝送路１２上の
パケットをそのラベルにより宛先を識別してその宛先対
応のメモリ１４に書き込むラベル識別書込み手段１５と
、メモリ１４からパケットを宛先方路に読み出す読出し
手段１６とを備えたラベル多重化装置が提供される。
【００１３】また本発明においては、他の形態として、
入側多重伝送路と、各端末対応に設けられて端末からの
伝送信号をその宛先をラベルで付したパケットに変換し
て入側多重伝送路に時分割多重化する端末収容部と、内
部多重伝送路と、入側多重伝送路上のパケットを取り込
んで内部多重伝送路上の信号速度に速度変換する速度変
換部と、速度変換部からの各パケットを調停して内部多
重伝送路上に時分割多重化する調停部と、出側多重伝送
路と、出側多重伝送路の方路別に設けられ内部多重伝送
路に接続されたメモリと、内部多重伝送路上のパケット
をそのラベルを識別してその宛先に応じた方路のメモリ
に書き込むよう制御するラベル識別書込み部と、メモリ
からパケットを宛先方路に読み出す読出し部とを備えた
ラベル多重化装置が提供される。
入側多重伝送路と、各端末対応に設けられて端末からの
伝送信号をその宛先をラベルで付したパケットに変換し
て入側多重伝送路に時分割多重化する端末収容部と、内
部多重伝送路と、入側多重伝送路上のパケットを取り込
んで内部多重伝送路上の信号速度に速度変換する速度変
換部と、速度変換部からの各パケットを調停して内部多
重伝送路上に時分割多重化する調停部と、出側多重伝送
路と、出側多重伝送路の方路別に設けられ内部多重伝送
路に接続されたメモリと、内部多重伝送路上のパケット
をそのラベルを識別してその宛先に応じた方路のメモリ
に書き込むよう制御するラベル識別書込み部と、メモリ
からパケットを宛先方路に読み出す読出し部とを備えた
ラベル多重化装置が提供される。
【００１４】また本発明においては、他の形態として、
回線側から宛先をラベルで付したパケットを受信する受
信手段２１と、内部多重伝送路２２と、受信手段２１で
受信したパケットを内部多重伝送路２２上に時分割多重
化する多重化手段２３と、宛先端末別に設けられ内部多
重伝送路２２に接続されたメモリ２４と、内部多重伝送
路２２上のパケットをそのラベルにより宛先端末を識別
してその宛先端末対応のメモリに書き込むラベル識別書
込み手段２５と、メモリ２４からパケットを宛先端末側
に読み出す読出し手段２５とを備えたラベル分離装置が
提供される。
回線側から宛先をラベルで付したパケットを受信する受
信手段２１と、内部多重伝送路２２と、受信手段２１で
受信したパケットを内部多重伝送路２２上に時分割多重
化する多重化手段２３と、宛先端末別に設けられ内部多
重伝送路２２に接続されたメモリ２４と、内部多重伝送
路２２上のパケットをそのラベルにより宛先端末を識別
してその宛先端末対応のメモリに書き込むラベル識別書
込み手段２５と、メモリ２４からパケットを宛先端末側
に読み出す読出し手段２５とを備えたラベル分離装置が
提供される。
【００１５】
【作用】本発明のラベル多重化装置は、各端末１０から
の伝送信号をパケット化手段１１でパケットにパケット
化し、それを多重化手段１３によって内部多重伝送路１
２上に時分割多重化する。この内部多重伝送路１２上の
パケットのラベルをラベル識別書込み手段１５によって
識別して宛先を判別し、そのパケットを内部多重伝送路
１２から宛先対応のメモリ１４に書き込み、読出し手段
１６によってそのパケットをメモリ１４から読み出して
宛先方路側に伝送する。
の伝送信号をパケット化手段１１でパケットにパケット
化し、それを多重化手段１３によって内部多重伝送路１
２上に時分割多重化する。この内部多重伝送路１２上の
パケットのラベルをラベル識別書込み手段１５によって
識別して宛先を判別し、そのパケットを内部多重伝送路
１２から宛先対応のメモリ１４に書き込み、読出し手段
１６によってそのパケットをメモリ１４から読み出して
宛先方路側に伝送する。
【００１６】また本発明のラベル多重化装置は、各端末
からの伝送信号を端末収容部でパケットにパケット化し
て入側多重伝送路に時分割多重化し、さらに、このパケ
ットを速度変換部に取り込んで調停部の調停下にパケッ
トが相互に衝突しないようにして内部多重伝送路上に速
度変換しつつ時分割多重化する。この内部多重伝送路上
のパケットのラベルをラベル識別書込み手段によって識
別して宛先を判別し、そのパケットを内部多重伝送路か
ら宛先対応のメモリに書込み、読出し手段によってその
パケットをメモリから読み出して出側多重伝送路の宛先
方路に伝送する。
からの伝送信号を端末収容部でパケットにパケット化し
て入側多重伝送路に時分割多重化し、さらに、このパケ
ットを速度変換部に取り込んで調停部の調停下にパケッ
トが相互に衝突しないようにして内部多重伝送路上に速
度変換しつつ時分割多重化する。この内部多重伝送路上
のパケットのラベルをラベル識別書込み手段によって識
別して宛先を判別し、そのパケットを内部多重伝送路か
ら宛先対応のメモリに書込み、読出し手段によってその
パケットをメモリから読み出して出側多重伝送路の宛先
方路に伝送する。
【００１７】また本発明のラベル分離装置は、受信手段
２１によって回線側からパケットを受信すると、多重化
手段２３によってそのパケットを内部多重伝送路２２上
に時分割多重化する。この内部多重伝送路２２上のパケ
ットのラベルをラベル識別書込み手段２５によって識別
して宛先端末を判別し、そのパケットを内部多重伝送路
２２から宛先端末対応のメモリ２４に書き込み、読出し
手段２６によってそのパケットをメモリ２４から読み出
して宛先端末側に伝送する。
２１によって回線側からパケットを受信すると、多重化
手段２３によってそのパケットを内部多重伝送路２２上
に時分割多重化する。この内部多重伝送路２２上のパケ
ットのラベルをラベル識別書込み手段２５によって識別
して宛先端末を判別し、そのパケットを内部多重伝送路
２２から宛先端末対応のメモリ２４に書き込み、読出し
手段２６によってそのパケットをメモリ２４から読み出
して宛先端末側に伝送する。
【００１８】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのラベル多重化
／分離装置が示される。図中、端末１１ 〜１３ 、端
末収容モジュール２１ 〜２３ 、ＴＤＭバス４、ＴＤ
Ｍバス６、回線収容モジュール７１ 、７２ は従来例
で説明したものと同じである。ＴＤＭバス４、ＴＤＭバ
ス６はそれぞれ８ビットバスとする。ＴＤＭバス４上で
は各端末収容モジュール２１ 〜２３ からのパケット
は図３に示されるように複数のタイムスロットに分割さ
れて多重化される。すなわちＴＤＭバス４上ではチャネ
ルＣＨ１、ＣＨ２、ＣＨ３のタイムスロットが１フレー
ム周期で繰り返されており、各チャネルの一つのパケッ
トはｎ個のデータに分割され、これらｎ個の分割データ
（１） 〜（ｎ） が対応チャネルのタイムスロットに
順次に挿入される。このＴＤＭバス４上の信号速度は４
．０９６ＭＨｚであり、フレームパルスが８ｋＨｚであ
る。
する。図２には本発明の一実施例としてのラベル多重化
／分離装置が示される。図中、端末１１ 〜１３ 、端
末収容モジュール２１ 〜２３ 、ＴＤＭバス４、ＴＤ
Ｍバス６、回線収容モジュール７１ 、７２ は従来例
で説明したものと同じである。ＴＤＭバス４、ＴＤＭバ
ス６はそれぞれ８ビットバスとする。ＴＤＭバス４上で
は各端末収容モジュール２１ 〜２３ からのパケット
は図３に示されるように複数のタイムスロットに分割さ
れて多重化される。すなわちＴＤＭバス４上ではチャネ
ルＣＨ１、ＣＨ２、ＣＨ３のタイムスロットが１フレー
ム周期で繰り返されており、各チャネルの一つのパケッ
トはｎ個のデータに分割され、これらｎ個の分割データ
（１） 〜（ｎ） が対応チャネルのタイムスロットに
順次に挿入される。このＴＤＭバス４上の信号速度は４
．０９６ＭＨｚであり、フレームパルスが８ｋＨｚであ
る。
【００１９】このＴＤＭバス４上の各チャネルのパケッ
トは多重／分離モジュールの多重化部５に入力される。 この多重化部５において、速度変換部５１〜５３は各チ
ャネル対応に設けられており、それぞれＴＤＭバス４上
の対応チャネルの分割データを逐次に取り込んで一つの
連続したパケットに戻し、このパケットをスイッチ部伝
送速度に速度変換しつつ内部多重バス５０に出力するよ
うになっている。スイッチ部伝送速度（内部多重バス５
０の信号速度）は回線伝送速度×回線数であり、この例
では２．０４８ＭＨｚである。内部多重バス５０は８ビ
ットバスである。各速度変換部５１〜５３への書込みは
書込み制御部５５の制御によって行われ、この書込み制
御部５５はＴＤＭバス４上の信号の４．０９６ＭＨｚク
ロックと８ｋＨｚフレームパルスに基づいて速度変換部
５１〜５３への書込みタイミングを制御する。また速度
変換部５１〜５３はパケットを一つ取り込み終えると、
パケット有り情報を生成してこれを調停部５４に送るよ
うになっている。
トは多重／分離モジュールの多重化部５に入力される。 この多重化部５において、速度変換部５１〜５３は各チ
ャネル対応に設けられており、それぞれＴＤＭバス４上
の対応チャネルの分割データを逐次に取り込んで一つの
連続したパケットに戻し、このパケットをスイッチ部伝
送速度に速度変換しつつ内部多重バス５０に出力するよ
うになっている。スイッチ部伝送速度（内部多重バス５
０の信号速度）は回線伝送速度×回線数であり、この例
では２．０４８ＭＨｚである。内部多重バス５０は８ビ
ットバスである。各速度変換部５１〜５３への書込みは
書込み制御部５５の制御によって行われ、この書込み制
御部５５はＴＤＭバス４上の信号の４．０９６ＭＨｚク
ロックと８ｋＨｚフレームパルスに基づいて速度変換部
５１〜５３への書込みタイミングを制御する。また速度
変換部５１〜５３はパケットを一つ取り込み終えると、
パケット有り情報を生成してこれを調停部５４に送るよ
うになっている。
【００２０】調停部５４は各速度変換部５１〜５３から
パケット有り情報を受け取ることで各速度変換部５１〜
５３にパケットが取り込まれたことを検出し、各速度変
換部５１〜５３から出力されるパケットが内部多重バス
５０上で衝突しないようにその出力タイミングを調停し
つつ内部多重バス５０上への各パケットの時分割多重化
を行うものであり、チャネルに優先順位が付けられてい
る場合にはその優先順位に従ってパケットの多重化を制
御する。
パケット有り情報を受け取ることで各速度変換部５１〜
５３にパケットが取り込まれたことを検出し、各速度変
換部５１〜５３から出力されるパケットが内部多重バス
５０上で衝突しないようにその出力タイミングを調停し
つつ内部多重バス５０上への各パケットの時分割多重化
を行うものであり、チャネルに優先順位が付けられてい
る場合にはその優先順位に従ってパケットの多重化を制
御する。
【００２１】ＦＩＦＯメモリ５８、５９は出側ＴＤＭバ
ス６上の行き先回線別（行き先チャネル別）にそれぞれ
設けられたメモリであり、内部多重バス５０に接続され
て内部多重バス５０上のパケットを取り込めるようにな
っている。ラベル検出用メモリ５７は内部多重バス５０
上のパケットのラベルを検出し、そのラベルの宛先を識
別してそのラベルの付されたパケットを宛先対応のＦＩ
ＦＯメモリ５８、５９に書き込むよう制御する回路であ
る。
ス６上の行き先回線別（行き先チャネル別）にそれぞれ
設けられたメモリであり、内部多重バス５０に接続され
て内部多重バス５０上のパケットを取り込めるようにな
っている。ラベル検出用メモリ５７は内部多重バス５０
上のパケットのラベルを検出し、そのラベルの宛先を識
別してそのラベルの付されたパケットを宛先対応のＦＩ
ＦＯメモリ５８、５９に書き込むよう制御する回路であ
る。
【００２２】ＦＩＦＯメモリ５８、５９からの読出しは
読出し制御部５６により制御される。読出し制御部５６
は書込み制御部５５と同様に４．０９６ＭＨｚクロック
と８ｋＨｚフレームパルスに基づいて、ＦＩＦＯメモリ
５８、５９に取り込まれたパケットをＴＤＭバス６の信
号速度（回線伝送速度）に変換しつつＴＤＭバス６上に
多重化するよう読出しタイミングの制御を行う。
読出し制御部５６により制御される。読出し制御部５６
は書込み制御部５５と同様に４．０９６ＭＨｚクロック
と８ｋＨｚフレームパルスに基づいて、ＦＩＦＯメモリ
５８、５９に取り込まれたパケットをＴＤＭバス６の信
号速度（回線伝送速度）に変換しつつＴＤＭバス６上に
多重化するよう読出しタイミングの制御を行う。
【００２３】この実施例装置の動作が図３を参照して以
下に説明される。図３は実施例装置の各部信号のタイム
チャートである。端末１１ 〜１３ からの伝送信号は
端末収容モジュール２１ 〜２３ で宛先情報をラベル
に付した固定長のパケットにパケット化され、ＴＤＭバ
ス４上に多重化されて載せられ、このＴＤＭバス４を介
して多重化部５に入力される。ＴＤＭバス４上での多重
化は前述したようにパケットをｎ個の分割データに分割
して各チャネルのタイムスロットに挿入する方法による
。なお、分割データ（１）〜（ｎ） のうちデータ（１
），（２） がパケットのラベルに相当する。
下に説明される。図３は実施例装置の各部信号のタイム
チャートである。端末１１ 〜１３ からの伝送信号は
端末収容モジュール２１ 〜２３ で宛先情報をラベル
に付した固定長のパケットにパケット化され、ＴＤＭバ
ス４上に多重化されて載せられ、このＴＤＭバス４を介
して多重化部５に入力される。ＴＤＭバス４上での多重
化は前述したようにパケットをｎ個の分割データに分割
して各チャネルのタイムスロットに挿入する方法による
。なお、分割データ（１）〜（ｎ） のうちデータ（１
），（２） がパケットのラベルに相当する。
【００２４】多重化部５においては、ＴＤＭバス４から
の各チャネルＣＨ１、ＣＨ２、ＣＨ３のパケットが各チ
ャネル対応の速度変換部５１〜５３にそれぞれ取り込ま
れ、ここで速度変換されて、調停部５４の調停下に内部
多重バス５０上に互いに衝突しないように多重化されて
載せられる。ラベル識別用メモリ５７はこの内部多重バ
ス５０上のパケットを監視してそのパケットに付けられ
たラベルを検出し、このラベルの宛先情報を識別して、
そのラベルが付いたパケットを、その宛先の出側回線に
対応するＦＩＦＯメモリ５８、５９に書き込むように書
込み制御を行う。例えば図３では、チャネルＣＨ１のパ
ケットを出側回線＃１に送出するようＦＩＦＯメモリ５
８に書き込み、チャネルＣＨ２のパケットを出側回線＃
２に送出するようＦＩＦＯメモリ５９に書き込んでいる
。
の各チャネルＣＨ１、ＣＨ２、ＣＨ３のパケットが各チ
ャネル対応の速度変換部５１〜５３にそれぞれ取り込ま
れ、ここで速度変換されて、調停部５４の調停下に内部
多重バス５０上に互いに衝突しないように多重化されて
載せられる。ラベル識別用メモリ５７はこの内部多重バ
ス５０上のパケットを監視してそのパケットに付けられ
たラベルを検出し、このラベルの宛先情報を識別して、
そのラベルが付いたパケットを、その宛先の出側回線に
対応するＦＩＦＯメモリ５８、５９に書き込むように書
込み制御を行う。例えば図３では、チャネルＣＨ１のパ
ケットを出側回線＃１に送出するようＦＩＦＯメモリ５
８に書き込み、チャネルＣＨ２のパケットを出側回線＃
２に送出するようＦＩＦＯメモリ５９に書き込んでいる
。
【００２５】ＦＩＦＯメモリ５８、５９に取り込まれた
パケットは読出し制御部５６の制御下に読み出されて、
ＴＤＭバス６上の各パケットの行き先回線に対応したタ
イムスロット位置に挿入される。この出側のＴＤＭバス
６では、前述の入側のＴＤＭバス４と相違して、一つの
出側チャネル（出側回線＃ｉ）についてのタイムスロッ
トはｎ個連続しており、パケットの分割データ（１）
〜（ｎ） はそのパケットの行き先回線の連続したｎ個
のタイムスロットに連続的に挿入される。なお図３には
出側回線＃２のタイムスロットに入側チャネルＣＨ２の
パケットが、また出側回線＃３のタイムスロットに入側
チャネルＣＨ３のパケットがそれぞれ多重化された状態
が示されている。このように実施例装置では、多重化部
内においてパケットをＡＴＭ（非同期転送モード）で多
重化して出側回線に送出するものである。
パケットは読出し制御部５６の制御下に読み出されて、
ＴＤＭバス６上の各パケットの行き先回線に対応したタ
イムスロット位置に挿入される。この出側のＴＤＭバス
６では、前述の入側のＴＤＭバス４と相違して、一つの
出側チャネル（出側回線＃ｉ）についてのタイムスロッ
トはｎ個連続しており、パケットの分割データ（１）
〜（ｎ） はそのパケットの行き先回線の連続したｎ個
のタイムスロットに連続的に挿入される。なお図３には
出側回線＃２のタイムスロットに入側チャネルＣＨ２の
パケットが、また出側回線＃３のタイムスロットに入側
チャネルＣＨ３のパケットがそれぞれ多重化された状態
が示されている。このように実施例装置では、多重化部
内においてパケットをＡＴＭ（非同期転送モード）で多
重化して出側回線に送出するものである。
【００２６】なお、分離部も多重化部と同様な構成とな
っており、上述の多重化部側と逆の動作を行うことにな
る。すなわち、回線側からパケットを受け取り、これを
速度変換部で速度変換しつつ内部多重バス上に多重化し
、この内部多重バス上のパケットをラベル検出用メモリ
で監視してそのパケットのラベルを検出し、そのラベル
からそのパケットの着信先端末を識別して、その着信先
端末に対応して設けられたＦＩＦＯメモリにそのパケッ
トを書き込み、さらにＦＩＦＯメモリに書き込んだパケ
ットを速度変換しつつ読み出して着信先端末対応の端末
収容モジュールに送り、ここでパケットを分解して伝送
データにして着信先端末に伝送するものである。
っており、上述の多重化部側と逆の動作を行うことにな
る。すなわち、回線側からパケットを受け取り、これを
速度変換部で速度変換しつつ内部多重バス上に多重化し
、この内部多重バス上のパケットをラベル検出用メモリ
で監視してそのパケットのラベルを検出し、そのラベル
からそのパケットの着信先端末を識別して、その着信先
端末に対応して設けられたＦＩＦＯメモリにそのパケッ
トを書き込み、さらにＦＩＦＯメモリに書き込んだパケ
ットを速度変換しつつ読み出して着信先端末対応の端末
収容モジュールに送り、ここでパケットを分解して伝送
データにして着信先端末に伝送するものである。
【００２７】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では、入側ＴＤＭバ
スおよび出側ＴＤＭバスの多重方法をいわゆるＳＴＭ（
同期転送モード）としているが、いわゆるＡＴＭ（非同
期転送モード）で多重化を行うものであってもよいし、
また多重バスではなくそれぞれ個別の信号バスで収容モ
ジュール・多重／分離モジュール間を接続してもよい。 また速度変換部やＦＩＦＯメモリの数はそれぞれ収容端
末数と収容回線数に対応して増減することができる。
が可能である。例えば上述の実施例では、入側ＴＤＭバ
スおよび出側ＴＤＭバスの多重方法をいわゆるＳＴＭ（
同期転送モード）としているが、いわゆるＡＴＭ（非同
期転送モード）で多重化を行うものであってもよいし、
また多重バスではなくそれぞれ個別の信号バスで収容モ
ジュール・多重／分離モジュール間を接続してもよい。 また速度変換部やＦＩＦＯメモリの数はそれぞれ収容端
末数と収容回線数に対応して増減することができる。
【００２８】
【発明の効果】以上に説明したように、本発明によれば
、時分割多重装置のスイッチ部を構成するためのメモリ
の個数を大幅に削減することができ、回路規模の縮小化
、コストダウンに寄与すること大である。
、時分割多重装置のスイッチ部を構成するためのメモリ
の個数を大幅に削減することができ、回路規模の縮小化
、コストダウンに寄与すること大である。
【図１】本発明にかかる原理説明図である。
【図２】本発明の一実施例としてのラベル多重化システ
ムを示すブロック図である。
ムを示すブロック図である。
【図３】実施例装置の各部信号のタイムチャートである
。
。
【図４】従来のラベル多重化システムを示すブロック図
である。
である。
１１ 〜１３ 端末
２１ 〜２３ 端末収容モジュール４ 入側ＴＤ
Ｍバス ５、８ 多重／分離モジュール ６ 出側ＴＤＭバス ７１ 、７２ 回線収容モジュール５０ 内部多
重バス ５１〜５３、８１〜８５ 速度変換部５４ 調停部 ５５ 書込み制御部 ５６ 読出し制御部 ５７ ラベル検出用メモリ ５８、５９ ＦＩＦＯメモリ
Ｍバス ５、８ 多重／分離モジュール ６ 出側ＴＤＭバス ７１ 、７２ 回線収容モジュール５０ 内部多
重バス ５１〜５３、８１〜８５ 速度変換部５４ 調停部 ５５ 書込み制御部 ５６ 読出し制御部 ５７ ラベル検出用メモリ ５８、５９ ＦＩＦＯメモリ
Claims (3)
- 【請求項１】 端末（１０）からの伝送信号をその宛
先をラベルで付したパケットにパケット化するパケット
化手段（１１）と、内部多重伝送路（１２）と、該パケ
ット化手段でパケット化された各端末のパケットを該内
部多重伝送路上に時分割多重化する多重化手段（１３）
と、宛先方路別に設けられ該内部多重伝送路に接続され
たメモリ（１４）と、該内部多重伝送路上のパケットを
そのラベルにより宛先を識別してその宛先対応のメモリ
に書き込むラベル識別書込み手段（１５）と、該メモリ
からパケットを宛先方路に読み出す読出し手段（１６）
とを備えたラベル多重化装置。 - 【請求項２】 入側多重伝送路と、各端末対応に設け
られて端末からの伝送信号をその宛先をラベルで付した
パケットに変換して該入側多重伝送路に時分割多重化す
る端末収容部と、内部多重伝送路と、該入側多重伝送路
上のパケットを取り込んで内部多重伝送路上の信号速度
に速度変換する速度変換部と、該速度変換部からの各パ
ケットを調停して内部多重伝送路上に時分割多重化する
調停部と、出側多重伝送路と、該出側多重伝送路の方路
別に設けられ該内部多重伝送路に接続されたメモリと、
該内部多重伝送路上のパケットをそのラベルを識別して
その宛先に応じた方路のメモリに書き込むよう制御する
ラベル識別書込み部と該メモリからパケットを宛先方路
に読み出す読出し部とを備えたラベル多重化装置。 - 【請求項３】 回線側から宛先をラベルで付したパケ
ットを受信する受信手段（２１）と、内部多重伝送路（
２２）と、該受信手段で受信したパケットを該内部多重
伝送路上に時分割多重化する多重化手段（２３）と、宛
先端末別に設けられ該内部多重伝送路に接続されたメモ
リ（２４）と、該内部多重伝送路上のパケットをそのラ
ベルにより宛先端末を識別してその宛先端末対応のメモ
リに書き込むラベル識別書込み手段（２５）と、該メモ
リからパケットを宛先端末側に読み出す読出し手段（２
６）とを備えたラベル分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074778A JPH04286243A (ja) | 1991-03-14 | 1991-03-14 | ラベル多重化／分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074778A JPH04286243A (ja) | 1991-03-14 | 1991-03-14 | ラベル多重化／分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286243A true JPH04286243A (ja) | 1992-10-12 |
Family
ID=13557091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3074778A Withdrawn JPH04286243A (ja) | 1991-03-14 | 1991-03-14 | ラベル多重化／分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795215A (ja) * | 1993-09-24 | 1995-04-07 | Nec Corp | Ａｔｍセル組立て分解装置 |
-
1991
- 1991-03-14 JP JP3074778A patent/JPH04286243A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795215A (ja) * | 1993-09-24 | 1995-04-07 | Nec Corp | Ａｔｍセル組立て分解装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0276349B1 (en) | Apparatus for switching information between channels for synchronous information traffic and asynchronous data packets | |
| US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
| US5233603A (en) | Packet switch suitable for integrated circuit implementation | |
| US20030016697A1 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network having multiple channels | |
| JPH0728314B2 (ja) | ハイブリッドパケット交換方法および装置 | |
| KR970056348A (ko) | 완결 결합형 에이티엠(atm) 스위칭 장치 | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| EP0338558B1 (en) | Packet switch suitable for integrated circuit implementation | |
| US4718062A (en) | Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information | |
| JPH04286243A (ja) | ラベル多重化／分離装置 | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JPH04215346A (ja) | 非同期時分割多重伝送装置 | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| WO2001026266A1 (fr) | Procede de multiplexage et dispositif approprie pour la transmission de donnees depuis plusieurs lignes de communication | |
| JPH02280439A (ja) | 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路 | |
| JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| JP2868026B2 (ja) | 非同期転送モード用の多重化装置およびその試験装置 | |
| GB2286099A (en) | Modular communication system with allocatable bandwidth | |
| JP4074069B2 (ja) | 伝送装置 | |
| JP2773757B2 (ja) | Ａｔｍセル多重装置 | |
| JP3481841B2 (ja) | 時分割多重データ／セル変換回路及びセル／時分割多重データ変換回路 | |
| JPH05145507A (ja) | 同期多重交換回路 | |
| SU1278873A1 (ru) | Устройство дл сопр жени каналов св зи с ЭВМ | |
| JPH05153151A (ja) | ルーテイングシステム | |
| JPH0194731A (ja) | 時分割多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |