JPH04286438A - Ａｔｍクロスコネクト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ（非同期転送モ
ード）で多重化されたセルの入れ換えにより回線設定を
行うＡＴＭクロスコネクト装置に関する。伝送路と交換
機との間にある多重化装置の主要機能である回線設定機
能（クロスコネクト）は、例えば局内に収容される多重
回線の中から局内の交換機へ接続される回線、交換機へ
は接続されない専用回線、あるいはその局を通過して他
の局へ行く回線、その他を選り分けてそれぞれの方路へ
接続する機能であり、クロスコネクト装置はディジタル
多重回線のままで電子的に切り換え接続する装置である
。

【０００２】

【従来の技術】図４は、従来のＡＴＭクロスコネクト装
置の基本構成を示すブロック図である。図において、最
も基本的な共通バッファ構成のＡＴＭクロスコネクト装
置は、入力ポート４１，多重化部（ＭＵＸ）４２，バッ
ファ４３，制御部４４，多重分離部（ＤＭＸ）４５およ
び出力ポート４６により構成される。各入力ポート４１
から入力されるセル４０は、その宛先を示すヘッダ部と
情報部から構成され、多重化部４２に入力されて時分割
多重化される。多重化されたセルはバッファ４３に書き
込まれ、同時に各セルの宛先が制御部４４に送出される
。制御部４４は、出力ポート４６に送出可能となった時
点で該当するセルをバッファ４３から読み出す。バッフ
ァ４３から読み出されたセルは、多重分離部４４に入力
されて該当する出力ポート４６に振り分ける多重分離化
が行われる。

【０００３】このような共通バッファ構成のＡＴＭクロ
スコネクト装置では、すべての入力ポートに到着したセ
ルを時分割多重化して単一のバッファ４３に収容するこ
とにより回路の共用化を図っている。しかし、回路規模
は小さくなるもののバッファ４３の動作速度がネックに
なり、最大容量が数Ｇｂ／ｓ　程度に制限されていた。 この制限を回避して大容量化を図る構成法として、図５
および図６に示すＡＴＭクロスコネクト装置が提案され
ている。

【０００４】図５に示すＡＴＭクロスコネクト装置は、
図４に基本構成として示したバッファをすべての出力ポ
ート対応に設置した並列バッファ構成を特徴とする。す
なわち、基本構成に対応する各入力ポート４１にそれぞ
れ多重化部４２ａ，４２ｂ，４２ｃを接続し、各出力ポ
ート４６にそれぞれ多重分離部４５ａ，４５ｂ，４５ｃ
を接続する構成において、各入力ポートおよび出力ポー
トにそれぞれ対応するバッファ４３ａａ，４３ａｂ，４
３ａｃ，４３ｂａ，４３ｂｂ，４３ｂｃ，４３ｃａ，４
３ｃｂ，４３ｃｃを設ける構成である。

【０００５】この構成では、複数の入力ポート４１より
入力されたセルは、各多重化部４２でそれぞれ１本の高
速信号に多重化され、それぞれ対応する出力ポートに設
置されているバッファ４３に書き込まれる。なお、書き
込み制御を簡易化するために入力セルの行き先に関係な
くすべてのバッファに書き込む方法もある。図６に示す
ＡＴＭクロスコネクト装置は、図５に示した並列バッフ
ァ構成のバッファをマトリクス状に配置したクロスポイ
ントバッファ構成を特徴とする。なお、ここに示す構成
は図５に示すものと論理的に等価であり、両図において
同一符号のバッファは同じ動作を行う。一方、その相違
は装置分割の違いにあり、図５に示す並列バッファ構成
はバッファを出力対応に集中配置するものであり、図６
に示すクロスポイントバッファ構成はクロスポイントに
存在する個々のバッファを独立したモジュールとするも
のである。

【０００６】いずれの構成にしても出力ポート対応にバ
ッファが設置されているので、セルの読み出しは各出力
ポートで独立に行うことができる。したがって、図４に
示す基本構成を単純にそのまま拡張した場合に比べて、
入出力ポートが増えてもバッファの動作速度を上昇させ
ずに対処することができる。すなわち、バッファの動作
速度が一定のままで、モジュールを追加することにより
容易に容量の拡張が可能になっている。なお、図６には
、入出力ポート増設（容量拡張）時の形態を破線で示す
。

【０００７】

【発明が解決しようとする課題】ところで、図５に示す
並列バッファ構成では、複数のバッファを集中配置する
ために、入出力ポート数の二乗に比例して回路規模が大
きくなり、実現可能な容量の拡張範囲は比較的小さい。 また、図６に示すクロスポイントバッファ構成では、各
バッファを独立したモジュールとするので入出力ポート
の増大に伴う上述の制限は回避できる。しかし、必要と
するモジュール数およびモジュール間を接続する接続リ
ンク数が入出力ポート数の二乗に比例して増大し、装置
全体の規模が飛躍的に増大して実現可能な容量は、図４
に示す構成の数倍程度が限界であった。

【０００８】また、バッファを複数個結合して大規模化
する場合に、複数のバッファ間にわたるセルの読み出し
制御が必要になる。図６に示すクロスポイントバッファ
構成では、例えばバッファ４３ａａ，４３ａｂ，４３ａ
ｃはセルの書き込みをそれぞれのバッファで独立に行う
が、読み出しは到着した順番に行われる必要がある。こ
の読み出し制御は、バッファ４３ａａ，４３ａｂ，４３
ａｃの全体を制御する制御部（図６、多重分離部（ＤＭ
Ｘ）４５ａに含まれる）で実行され、バッファ４３ａａ
，４３ａｂ，４３ａｃを順次スキャンしてバッファ内の
セルの有無をチェックし、セルが存在する場合はセルを
１つ読み出して次のバッファにスキャンする動作を繰り
返す。この場合には、制御部がバッファ位置を指定し、
そのバッファのセルの有無のチェックに要する時間は、
１セル時間以下でなければならない。一方、クロスポイ
ントバッファ構成では各バッファが独立したモジュール
として構成されているために、それらの距離が数百メー
トルにもなる場合には制御系の応答時間（制御信号の伝
搬遅延時間）が１セル時間を越えることがあった。 これは、制御系の応答時間が大容量化の大きな障害にな
ることを示している。

【０００９】本発明は、回路規模が小さい共通バッファ
構成のＡＴＭクロスコネクト装置（図４）から制御部を
外した構成を基本モジュールとし、これを複数個接続す
る増設形式において、回路規模の増大を抑え、制御系の
応答時間に影響されずに大容量化を実現することができ
るＡＴＭクロスコネクト装置を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】請求項１に記載の発明は
、それぞれが複数の入力ポートおよび出力ポートと、こ
れらに共通なバッファを有する複数の基本モジュールと
、前記各基本モジュールの出力ポートのセルを取り込み
、ルーチングして所定の出力ポートに出力する空間スイ
ッチ網と、前記各基本モジュールから前記空間スイッチ
網に送出するセルを制御して空間スイッチ網内でのセル
競合を回避する制御手段とを備えたことを特徴とする。

【００１１】請求項２に記載の発明は、請求項１に記載
のＡＴＭクロスコネクト装置において、制御手段は、各
基本モジュールに入力されるセルの宛先の出力ポート番
号と収容されたバッファのアドレスとを入力し、各出力
ポートごとのセルの送出タイミングを調整し、各タイミ
ングで送出すべきセルが収容されたバッファのアドレス
を読み出しアドレスとして出力する構成であることを特
徴とする。

【００１２】

【作用】請求項１に記載の発明は、複数の基本モジュー
ルを空間スイッチ網で結合することにより、入出力ポー
トの増設が基本モジュール単位で実現できるとともに回
路規模および装置規模の増加を最小限に抑えることがで
きる。また、制御手段が基本モジュールから空間スイッ
チ網に送出するセルを出力ポートごとに制御することに
より、空間スイッチ網内でのセル競合を回避して正常な
ルーチングが可能になり、スループットの低下を回避す
ることができる。

【００１３】請求項２に記載の発明は、基本モジュール
間の競合制御を行う制御手段において、セルの宛先の出
力ポート番号およびセルが収容されたバッファのアドレ
スをセル送出要求およびセル送出許可信号として用いる
。したがって、従来のバッファ制御に用いていたバッフ
ァの指定情報やバッファの占有状態およびセル送出指示
用信号を処理する場合に比べて高速処理およびパイプラ
イン処理が可能になり、それらの制御信号の伝搬遅延時
間がスループットの低下に与える影響を最小限に抑える
ことができる。

【００１４】

【実施例】図１は、本発明の実施例構成を示すブロック
図である。なお、本発明では、複数の入力ポートおよび
出力ポートと、これらに共通なバッファを有する構成（
図４に示すＡＴＭクロスコネクト装置から制御部４４を
外した構成）を基本モジュールとする。

【００１５】図において、セル多重された入力ポート１
１は、それぞれの基本モジュール１２ａ，１２ｂ，１２
ｃに接続される。各基本モジュールの出力ポートと空間
スイッチ網１３は接続リンク１４を介して接続され、空
間スイッチ網１３に出力ポート１５が接続される。各基
本モジュールにはそれぞれ制御部１６ａ，１６ｂ，１６
ｃが接続され、さらに各制御部に制御リンク１７を介し
て共通制御部１８が接続される。なお、各基本モジュー
ル１２ａ，１２ｂ，１２ｃ対応の入出力ポート数をそれ
ぞれｋとする。

【００１６】入力ポート１１に到着したセルは、一旦基
本モジュール１２内のバッファに収容される。同時に、
その宛先の出力ポート番号とそのセルが収容されたバッ
ファのアドレスが、それぞれの制御部１６から共通制御
部１８に通知される。また、各制御部１６は、共通制御
部１８から指示されたバッファアドレスのセルを読み出
し、空間スイッチ網１３に送出する。空間スイッチ網１
３では、セルの先頭に付加された宛先の出力ポート番号
に従ってセルをルーチングする。なお、宛先に応じた出
力ポート１５へセルを送出する処理は、後述する制御法
によって空間スイッチ網１３におけるセル競合は解決さ
れており、セルは所定の出力ポートに正しくルーチング
される。

【００１７】以下、共通制御部１８の構成例を図２に示
す。図２において、各基本モジュールの制御部（図１、
１６ａ〜１６ｃ）から、制御リンク１７を介してセル送
出要求信号（セルの宛先の出力ポート番号と収容された
バッファのアドレス）がそれぞれ対応のキュー２１ａ，
２１ｂ，２１ｃに入力され、待ち合わせが行われる。各
キュー２１の先頭のセル送出要求信号２２は、各出力ポ
ート対応の制御回路２３ａ，２３ｂ，２３ｃに入力され
、それぞれ出力ポート対応にセルの送出時刻が算出され
る。この送出時刻信号２４は、各出力ポート対応の送出
制御テーブル２５ａ，２５ｂ，２５ｃに入力される。 各送出制御テーブル２５では、制御リンク１７を介して
各基本モジュール対応の制御部へ所定のバッファアドレ
スを返送し、またそれぞれ対応するキュー２１にシフト
制御信号２６を送出する。

【００１８】以下、図２を参照して本実施例の特徴とす
る動作について説明する。各基本モジュール対応のセル
送出要求信号は、一旦キュー２１に収容される。出力ポ
ートに対応する各制御回路２３では、各キュー２１の先
頭のセル送出要求信号２２に対して、その要求された出
力ポートから送出可能な時刻を割り当てる。出力ポート
に対応する各送出制御テーブル２５は、この送出時刻信
号２４で指定される時刻に、該当する基本モジュールか
らセルの送出が可能か否かを判断し、可能であればその
セル送出要求を受け付ける。すなわち、その時刻に指定
された基本モジュール対応のアドレス（バッファアドレ
ス）を送出するように、そのテーブルにバッファアドレ
スを蓄積し、その時間がくれば対応する基本モジュール
にバッファアドレスを送出する。また、送出制御テーブ
ル２５はセル送出要求を受け付けると、シフト制御信号
２６を対応するキュー２１に送出して先頭のセル送出要
求信号２２を除去し、待行列を１つ進める。なお、ある
時刻において、各基本モジュールからの送出セル数が、
各基本モジュールの出力ポート数ｋ未満であれば、送出
要求セルが出力ポートから送出可能と判定する。

【００１９】以上、共通制御部１８の構成および動作に
ついて説明したが、その処理は１セル時間ごとに１回ず
つ実行される。なお、共通制御部１８の制御回路２３は
、制御動作が簡単であるために、その内部処理時間も１
セル時間に対して十分に小さくすることができる。した
がって、各基本モジュール１２が入力セルをバッファに
書き込むと同時に、制御部１６がそのバッファアドレス
を連続的に共通制御部１８に送出すると、各基本モジュ
ール１２の制御部１６は送出すべきセルに対応するバッ
ファアドレスを共通制御部１８から連続して受信するこ
とができる。すなわち、各基本モジュール１２は共通制
御部１８の制御のもとで、それぞれ対応するセルをバッ
ファから連続的に読み出せばよい。

【００２０】ところで、このような制御は、基本モジュ
ール１２と共通制御部１８間で、制御情報がパイプライ
ン状に流れるので、セルのアドレス情報（バッファアド
レス）を送受信するのに要する伝搬遅延時間は１セル以
上であってもよい。また、その伝搬遅延時間は固定的な
遅延時間となるが、キューイング時間に対しては十分に
小さくスループットへの影響は少ない。

【００２１】このように本発明のＡＴＭクロスコネクト
装置は、バッファ内蔵の複数の基本モジュールが空間ス
イッチ網を介して結合される構成であり、回路規模は図
５，図６に示す従来構成に比べて格段に小さくすること
ができる。ここで、従来構成および本発明構成における
ｋ＝４の場合のスループット・平均遅延時間特性につい
て図３に示す。図３において、横軸はスループット、縦
軸は平均遅延（セル単位）であり、符号３１，３２はそ
れぞれ従来構成および本発明構成に対応するスループッ
ト・平均遅延時間特性である。本発明の構成は、従来構
成と同様に最大スループット９０％以上が達成でき、小
さい回路規模で高いスループットを実現することができ
る。

【００２２】

【発明の効果】以上説明したように本発明は、複数の基
本モジュールを空間スイッチ網を介して結合し、かつ空
間スイッチ網内でのルーチングが正常に行われるように
基本モジュールの出力を制御することにより、高いスル
ープットを実現することができる。

【００２３】また、従来技術では入出力ポート数の二乗
に比例して回路規模あるいは装置規模が増大したが、本
発明によるＡＴＭクロスコネクト装置は回路規模の小さ
い空間スイッチ網を併用しているので、入出力ポート数
の増加に対して回路規模あるいは装置規模の増加を最小
限に抑えることができる。すなわち、大容量のＡＴＭク
ロスコネクト装置を容易かつ経済的に実現することがで
きる。

【００２４】また、本発明のＡＴＭクロスコネクト装置
の構成では、基本モジュールと共通制御部との間の制御
信号の伝搬遅延時間は１セル時間以上であってもよいの
で、高速動作にも対応することができ、また回路配置位
置の自由度が大きく装置設計を容易にする優れた効果が
ある。

【図面の簡単な説明】

【図１】本発明の実施例構成を示すブロック図である。

【図２】共通制御部の構成例を示すブロック図である。

【図３】ｋ＝４の場合のスループット・平均遅延時間特
性を示す図である。

【図４】従来のＡＴＭクロスコネクト装置の基本構成を
示すブロック図である。

【図５】入出力ポートを拡張した従来のＡＴＭクロスコ
ネクト装置の構成を示すブロック図である。

【図６】入出力ポートを拡張した従来のＡＴＭクロスコ
ネクト装置の構成を示すブロック図である。

【符号の説明】

１１　　入力ポート １２　　基本モジュール １３　　空間スイッチ網 １４　　接続リンク １５　　出力ポート １６　　制御部 １７　　制御リンク １８　　共通制御部 ２１　　キュー ２２　　セル送出要求信号 ２３　　制御回路 ２４　　送出時刻信号 ２５　　送出制御テーブル ２６　　シフト制御信号 ３１　　従来構成に対応するスループット・平均遅延時
間特性 ３２　　本発明構成に対応するスループット・平均遅延
時間特性 ４０　　セル ４１　　入力ポート ４２　　多重化部（ＭＵＸ） ４３　　バッファ ４４　　制御部 ４５　　多重分離部（ＤＭＸ） ４６　　出力ポート

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　それぞれが複数の入力ポートおよび出
   力ポートと、これらに共通なバッファを有する複数の基
   本モジュールと、前記各基本モジュールの出力ポートの
   セルを取り込み、ルーチングして所定の出力ポートに出
   力する空間スイッチ網と、前記各基本モジュールから前
   記空間スイッチ網に送出するセルを制御して空間スイッ
   チ網内でのセル競合を回避する制御手段とを備えたこと
   を特徴とするＡＴＭクロスコネクト装置。
2. 【請求項２】　　請求項１に記載のＡＴＭクロスコネク
   ト装置において、制御手段は、各基本モジュールに入力
   されるセルの宛先の出力ポート番号と収容されたバッフ
   ァのアドレスとを入力し、各出力ポートごとのセルの送
   出タイミングを調整し、各タイミングで送出すべきセル
   が収容されたバッファのアドレスを読み出しアドレスと
   して出力する構成であることを特徴とするＡＴＭクロス
   コネクト装置。