JPH04287209A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH04287209A JPH04287209A JP3051995A JP5199591A JPH04287209A JP H04287209 A JPH04287209 A JP H04287209A JP 3051995 A JP3051995 A JP 3051995A JP 5199591 A JP5199591 A JP 5199591A JP H04287209 A JPH04287209 A JP H04287209A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- computer system
- main storage
- failure occurs
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000011068 loading method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータシステムに
関し、特に、電源投入時の処理方式を改良したコンピュ
ータシステムに関する。
関し、特に、電源投入時の処理方式を改良したコンピュ
ータシステムに関する。
【０００２】
【従来の技術】従来のコンピュータシステムの一例を図
３に示す。図４は従来のコンピュータシステムの機能構
成図である。このコンピュータシステムは、主記憶装置
１と中央演算処理装置２とＲＯＭ３と周辺機器制御用Ｌ
ＳＩ４とハードディスク５とを具備する。
３に示す。図４は従来のコンピュータシステムの機能構
成図である。このコンピュータシステムは、主記憶装置
１と中央演算処理装置２とＲＯＭ３と周辺機器制御用Ｌ
ＳＩ４とハードディスク５とを具備する。
【０００３】電源を再投入すると、ＲＯＭに格納された
プログラムをロード（ステップ３１）した後、ＯＳ（オ
ペレーティングシステム）をロードし（ステップ３２）
、主記憶装置上に展開する。次にＯＳ内に格納されたプ
ログラムにより、周辺機器制御用ＬＳＩの初期化処理を
行ない（ステップ３３）、さらにＡＰ（アプリケーショ
ンプログラム）をロードし（ステップ３４）、主記憶装
置上へ展開する。このような順序で処理を行なうことに
より、コンピュータシステムは実行可能状態となる。
プログラムをロード（ステップ３１）した後、ＯＳ（オ
ペレーティングシステム）をロードし（ステップ３２）
、主記憶装置上に展開する。次にＯＳ内に格納されたプ
ログラムにより、周辺機器制御用ＬＳＩの初期化処理を
行ない（ステップ３３）、さらにＡＰ（アプリケーショ
ンプログラム）をロードし（ステップ３４）、主記憶装
置上へ展開する。このような順序で処理を行なうことに
より、コンピュータシステムは実行可能状態となる。
【０００４】
【発明が解決しようとする課題】上述した従来のコンピ
ュータシステムにおいては、主記憶装置は電源断の状態
では、記憶を保持していないため、電源を再投入するた
びに、主記憶装置上へのＯＳのロード、ＡＰのロードを
行なう処理を実行しているため、実行可能状態となるま
での処理時間を必要とする問題点がある。
ュータシステムにおいては、主記憶装置は電源断の状態
では、記憶を保持していないため、電源を再投入するた
びに、主記憶装置上へのＯＳのロード、ＡＰのロードを
行なう処理を実行しているため、実行可能状態となるま
での処理時間を必要とする問題点がある。
【０００５】
【課題を解決するための手段】本発明のコンピュータシ
ステムは、主記憶装置にＳＲＡＭを用い、電源再投入時
には、周辺機器制御用ＬＳＩの初期化処理を行なうプロ
グラムがＬＳＩに格納されており、そのプログラムをロ
ードし実行するだけで実行可能状態に立ち上がることを
特徴とする。
ステムは、主記憶装置にＳＲＡＭを用い、電源再投入時
には、周辺機器制御用ＬＳＩの初期化処理を行なうプロ
グラムがＬＳＩに格納されており、そのプログラムをロ
ードし実行するだけで実行可能状態に立ち上がることを
特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例のプログラムロー
ド方式を示す図である。図２は本発明の一実施例の機能
構成図である。
ド方式を示す図である。図２は本発明の一実施例の機能
構成図である。
【０００８】図２には、主記憶装置１と、中央演算処理
装置２と、ＲＯＭ３と、周辺機器制御用ＬＳＩ４とが示
されている。主記憶装置１は、ＳＲＡＭを用いることに
より電源供給などの記憶保持動作が不要であり、電源断
前の主記憶装置のメモリ状態を保持することができる。 中央演算処理装置２は、従来のコンピュータシステムと
機能は同一である。ＲＯＭ３は従来のコンピュータシス
テムではＯＳに格納されていた、周辺機器制御用ＬＳＩ
４の初期化処理を行なうプログラムを格納している。
装置２と、ＲＯＭ３と、周辺機器制御用ＬＳＩ４とが示
されている。主記憶装置１は、ＳＲＡＭを用いることに
より電源供給などの記憶保持動作が不要であり、電源断
前の主記憶装置のメモリ状態を保持することができる。 中央演算処理装置２は、従来のコンピュータシステムと
機能は同一である。ＲＯＭ３は従来のコンピュータシス
テムではＯＳに格納されていた、周辺機器制御用ＬＳＩ
４の初期化処理を行なうプログラムを格納している。
【０００９】次にこのコンピュータシステムの動作を説
明する。電源を再投入することにより、ＲＯＭ３よりプ
ログラムをロード（ステップ１１）する。このプログラ
ムをロードするだけで周辺機器制御用ＬＳＩ４の初期化
処理は終了する（ステップ１２）。さらに主記憶装置の
メモ状態は電源断前のまま保持されているので、すぐに
ＯＳおよびＡＰは実行可能状態となる。このような、コ
ンピュータシステムを利用することで、電源断前の処理
が再立上げ後、短時間で実行可能状態となり、またＯＳ
やＡＰのロード処理が再立ち上げ時に不用なコンピュー
タシステムの構築が可能となる。
明する。電源を再投入することにより、ＲＯＭ３よりプ
ログラムをロード（ステップ１１）する。このプログラ
ムをロードするだけで周辺機器制御用ＬＳＩ４の初期化
処理は終了する（ステップ１２）。さらに主記憶装置の
メモ状態は電源断前のまま保持されているので、すぐに
ＯＳおよびＡＰは実行可能状態となる。このような、コ
ンピュータシステムを利用することで、電源断前の処理
が再立上げ後、短時間で実行可能状態となり、またＯＳ
やＡＰのロード処理が再立ち上げ時に不用なコンピュー
タシステムの構築が可能となる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
主記憶装置が電源断前のメモリ状態を保持しているので
、電源断前の処理が再立ち上げ後、短時間で実行可能と
なる効果が得られる。
主記憶装置が電源断前のメモリ状態を保持しているので
、電源断前の処理が再立ち上げ後、短時間で実行可能と
なる効果が得られる。
【図１】本発明の一実施例のプログラムロード方式を示
す図である。
す図である。
【図２】本発明の一実施例の機能構成図である。
【図３】従来例のプログラムロード方式を示す図である
。
。
【図４】従来例の機能構成図である。
１ 主記憶装置
２ 中央演算処理装置
３ ＲＯＭ
４ 周辺機器制御用ＬＳＩ
５ ハードディスク
１１ ＬＳＩロードステップ
Claims (1)
- 【請求項１】 主記憶装置にＳＲＡＭを用い、電源再
投入時には、周辺機器制御用ＬＳＩの初期化処理を行な
うプログラムがＬＳＩに格納されており、そのプログラ
ムをロードし実行するだけで実行可能状態に立ち上がる
ことを特徴とするコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051995A JPH04287209A (ja) | 1991-03-18 | 1991-03-18 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051995A JPH04287209A (ja) | 1991-03-18 | 1991-03-18 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287209A true JPH04287209A (ja) | 1992-10-12 |
Family
ID=12902438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051995A Pending JPH04287209A (ja) | 1991-03-18 | 1991-03-18 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513351A (en) * | 1994-07-28 | 1996-04-30 | International Business Machines Corporation | Protecting a system during system maintenance by usage of temporary filenames in an alias table |
-
1991
- 1991-03-18 JP JP3051995A patent/JPH04287209A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513351A (en) * | 1994-07-28 | 1996-04-30 | International Business Machines Corporation | Protecting a system during system maintenance by usage of temporary filenames in an alias table |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5269022A (en) | Method and apparatus for booting a computer system by restoring the main memory from a backup memory | |
| JP2007299404A (ja) | 高速ブートウェークアップを実行するシステム | |
| CN112041812B (zh) | 内核装置模块的实时更新 | |
| JP2009516264A (ja) | オペレーティングシステムの高速な起動のための方法および装置 | |
| JP3884464B2 (ja) | コンピュータシステムのｂｉｏｓデータ格納装置及びその駆動方法 | |
| CN110704090A (zh) | 现场可编程门阵列fpga及其升级方法和升级系统 | |
| JP2002132741A (ja) | プロセッサ追加方法、計算機及び記録媒体 | |
| US20010037425A1 (en) | Interrupt processing method in an operation processing device and the device using the same | |
| JPH09282169A (ja) | 入出力データ管理方式 | |
| JPH04287209A (ja) | コンピュータシステム | |
| US12135874B2 (en) | Live firmware update of flash memory | |
| JP2003044284A (ja) | コンピュータ装置の起動方法および起動用プログラム | |
| JP2003216449A (ja) | パッチ処理システム | |
| JP2005050079A (ja) | サーバ装置、ｂｉｏｓ更新プログラム、初期起動プログラム、及びｂｉｏｓ更新方法 | |
| JP2005064709A (ja) | 通信装置 | |
| JP2663895B2 (ja) | Ｃｐｕシミュレータ | |
| JP2000347772A (ja) | 携帯情報機器に使用されるプロセッサの低消費電力制御方法 | |
| JP2001056226A (ja) | ナビゲーション装置 | |
| JP2024005775A (ja) | 電子制御装置、リプロ実施方法及びリプロ実施プログラム | |
| JPH07152575A (ja) | パッチ方式 | |
| JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
| JP2001265468A (ja) | 基板及びプロセッサのリセット方式 | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JPS61210440A (ja) | レベルトレ−ス装置 | |
| JPH02267635A (ja) | システム・チェックポイント／リスタート処理方式 |