JPH04287458A - シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、本体装置と端末装置と
が、シリアルインターフェースを介してのデータの送受
信を行う情報処理システムにおける、伝送速度制御方式
に関する。

【０００２】近年、パーソナルコンピュータなどに接続
される端末装置では、機器の簡略化、装置制御の簡素化
を目的として、シリアルインターフェースを介して伝送
されるデータにより制御される機器が増えている。

【０００３】このような端末装置が接続された本体装置
には、接続された端末装置の数に応じたシリアルインタ
ーフェースが設けられている。本体装置では、これら多
数のシリアルインターフェースを同時に制御する必要が
ある。更に、データ処理を短時間で行うには、装置間の
伝送速度を速くすることが望まれる。

【０００４】

【従来の技術】本体装置内でのデータの処理速度には限
界があり、伝送速度が速くなりすぎると本体装置内での
データの処理が行えなくなる恐れがある。

【０００５】例として、伝送速度が　１０，０００ｂｐ
ｓ、伝送方式を調歩同期方式である場合を考える。１バ
イトのデータが、単位データ８ビット、スタート・スト
ップビットそれぞれ１ビットずつの計１０ビットにより
構成される場合、１バイトのデータを伝送するためには
、　１／１，０００秒の時間を要する。

【０００６】伝送データが連続して転送されてくる場合
には、本体装置は受信から　１／１，０００秒以内にデ
ータを処理しないと、そのデータは次に送信されてくる
データにより上書きされ、消失してしまう。この場合、
本体装置は正常なデータの処理が行えなくなってしまう
。

【０００７】更に、シリアルインターフェースが１０ラ
インある場合には、データ処理に許される時間は前述の
処理時間の１／１０の１／１０，０００秒しかなくなっ
てしまう。そのために、本体装置と端末装置との間の伝
送時間は、本体装置の処理能力、送信されるデータの量
などに応じて設定する必要がある。

【０００８】図８はこの伝送速度を各端末装置ごとに設
定する方法を示している。端末装置４２のクロック発生
部４８から発せられるクロックは、クロック切り換え部
４９にてその周期を切り換えられ、端末装置４２の伝送
速度はこのクロックにより規定される。端末装置４２で
は、クロック切り換え部４９は１，０００ｂｐｓにセッ
トされているため、伝送速度は１，０００ｂｐｓに設定
される。同様にして、端末装置４３は伝送速度５，００
０ｂｐｓが、端末装置４４は伝送速度　１０，０００ｂ
ｐｓが設定されている。ここに示されるように、伝送速
度は各端末装置４２，４３，４４のそれぞれで任意に設
定することができる。

【０００９】本体装置４１のシリアルインターフェース
４５，４６，４７は、それぞれ端末装置４２，４３，４
４に対応して設けられている。各端末装置の初期設定時
に、各シリアルインターフェース４５，４６，４７は各
端末装置４２，４３，４４の伝送速度を設定する。

【００１０】この方法では、伝送速度は設定時の状態で
固定されてしまう。そのために、端末装置４２，４３，
４４の動作中に伝送速度を切り換えることができない。 画像データのようにデータ量が多いものが送信データに
含まれる場合がある。このようなデータは、伝送速度が
遅いときには、端末装置からデータを送信するのに時間
を要し、端末装置の動作速度低下を引き起こす。そのた
めに、このような場合には伝送速度をデータ量に応じて
速めてやり、データをまとめて送信できるようにする必
要がある。

【００１１】また、送信されてくるデータ量が多すぎる
ために本体装置側でデータ処理が行いきれない場合には
、端末装置からのデータの伝送速度を遅くすることによ
り伝送されるデータ量を少なくし、本体装置のデータ処
理が正常に行えるようにする必要がある。

【００１２】このように、伝送速度を装置の動作中に変
更しないとデータの処理効率が低下してしまう場合にも
、伝送速度が固定に設定されている場合には変更を行う
ことができない。そこで、シリアルインターフェースの
伝送速度を必要に応じて変更する方法が望まれている。

【００１３】図９は、従来の伝送速度の切り換え方法を
示している。従来の方法として、シリアルインターフェ
ース　３３，３４を介して端末装置３２に伝送される端
末装置制御信号内に、伝送速度を変更してやるためのコ
マンドを設けて伝送路３６により送信してやる方法があ
った。図１０はこの方法のタイムチャートを示している
。

【００１４】図１０では、通常１，０００ｂｐｓでデー
タ伝送が行われている。ここで、伝送速度が通常１，０
００ｂｐｓである場合から、５，０００ｂｐｓに伝送速
度を切り換えるときには、本体装置３１から端末装置３
２へ伝送速度の変更要求コマンドが発せられる。端末装
置３２では、伝送データ内の伝送速度変更要求コマンド
を認識して、伝送速度切り換え部３５にて伝送速度を規
定するクロックの周期を変化させる。

【００１５】周期の変更されたクロックはシリアルイン
ターフェース制御部３４に入力される。シリアルインタ
ーフェース部３４は、このクロックを基準として伝送速
度を決定している。

【００１６】端末装置３２側から伝送速度変更完了の応
答が送信された後、二つの装置　３１，３２間で５，０
００ｂｐｓでのデータ通信が開始される。再び１，００
０ｂｐｓでのデータ伝送を行う場合には、本体装置３１
から端末装置３２へ伝送速度変更要求コマンドが発せら
れる。端末装置３２は、５，０００ｂｐｓへ伝送速度を
切り換えた場合と同様にして、発振器３７の発するクロ
ックの周期を変更し、伝送速度を切り換える。

【００１７】このような構成をとることにより、画像デ
ータなどのデータ量の多いものの送信を行う場合に伝送
速度を速く設定し、通常のデータ送信時には伝送速度を
比較的遅く設定することができる。

【００１８】

【発明の解決しようとする課題】ところが、従来の方式
では以下にあげるような問題があった。端末装置３２の
電源断などが発生すると、端末装置３２は初期設定状態
にリセットされてしまう。初期設定時の伝送速度が１，
０００ｂｐｓであるとすれば、電源断と同時に端末装置
３２の伝送速度は１，０００ｂｐｓに戻ってしまう。

【００１９】一方、本体装置３１は、端末装置３２へ伝
送速度変更のコマンドを発した時点で、端末装置３２の
伝送速度は５，０００ｂｐｓに設定されたものと認識す
る。しかし、データ送信後は、本体装置３１は端末装置
３２の伝送速度を確認する手段を持たなかった。そのた
めに、端末装置３２に電源断などの障害が発生して、伝
送速度が初期状態の１，０００ｂｐｓとなってしまって
も、本体装置３１は端末装置３２の伝送速度が５，００
０ｂｐｓであるものと認識しており、端末装置３２との
間のデータ送受信のための処理を伝送速度５，０００ｂ
ｐｓにあわせて行う。

【００２０】従って、本体装置３１と端末装置３２との
間で伝送速度の認識ずれが生じてしまう。そのために、
データの送受信時に同期ずれを起こし、両装置間での正
常なデータ伝送が行えなくなる。

【００２１】電源供給が本体装置から行われている端末
装置では、電源断によって端末装置が初期状態に戻って
しまうことがないため、このような問題は発生しない。 また、リカバリーのための制御を行うことができる装置
でも同様なことが言える。

【００２２】しかし、全ての装置が本体装置からの電源
供給を期待できるわけではない。また、リカバリーのた
めの制御は複雑なものが必要となるために、装置などの
構成が複雑になってしまい価格などの面でも不利となる
ことが考えられる。

【００２３】そこで、本発明は、簡単な構成により、互
いの装置間での伝送速度の認識ちがいから生じるデータ
送受信の同期ずれを生じることなく、且つ装置の動作中
に必要に応じて伝送速度の切り換えを行える伝送速度切
り換え方式に実現を目的とする。

【００２４】

【課題を解決するための手段】図１は、本発明の原理構
成図である。本発明は、本体装置１に端末装置２の動作
を規定するクロックの切り換えを指示するクロック切り
換え信号を発するクロック切り換え信号発生部１２を、
端末装置２にその動作を規定するクロックを発生する発
振器２２と、本体装置１より入力されるクロック切り換
え信号により発振器２２の発するクロックの周期を切り
換えるクロック切り換え部２５とを設け、本体装置１と
端末装置２とを接続する信号伝送路４により、本体装置
１から端末装置２へクロック切り換え信号を送出し、端
末装置２の伝送速度を切り換えるように構成したことを
特徴とする。

【００２５】

【作用】本発明による伝送速度切り換え方式においては
、本体装置の発する伝送速度切り換え信号により伝送速
度切り換え部２５を切り換え、端末装置２の動作を規定
するクロックの周期の切り換えを行っている。そのため
、装置の動作中であっても端末装置２との間の伝送速度
の切り換えが可能となっている。

【００２６】また、クロック切り換え信号は専用の信号
伝送路４により送信され、本体装置１が発する端末装置
２の制御信号には含まれない。そのために、この信号送
路４の状態を常に一定に保つことが可能である。クロッ
クの周期を決定するクロック切り換え部２５は、クロッ
ク切り換え信号の状態によりその動作が規定される。

【００２７】この結果、端末装置２の電源断時にも、本
体装置１はクロック切り換え信号を常に発し続けること
により、端末装置２に電源断等の障害が発生したとして
も、復旧後に再び端末装置２の伝送速度を変更された速
度に設定できる。この場合に、本体装置１は端末装置の
状態を認識する必要がない。

【００２８】従って、本体装置１側と端末装置２側との
伝送速度の食い違いを生じることがなく、データ伝送を
常に正常に行うことが可能となる。

【００２９】

【実施例】図２は、本発明の一実施例による情報処理シ
ステムの構成を示す図である。また、図３は本実施例に
よる本体装置、図４は本実施例による端末装置の構成を
示している。以下、図を用いて説明を行う。

【００３０】図２において、１は本体装置、２はＩ／Ｏ
ユニット、３はデータ伝送路、４はクロック切り換え信
号用伝送路である。また、５は本体装置１のシリアルイ
ンターフエイス、６は本体装置１のクロック切り換え部
、７はＩ／Ｏユニット２のシリアルインターフエイス、
８はＩ／Ｏユニット２のクロック切り換え部である。

【００３１】また、図３の本体装置１において、１１は
シリアルインターフェース制御部、１２はクロック切り
換え信号発生レジスタ、１３は切り換え信号状態確認レ
ジスタ、１４はＣＰＵ、１５はシリアルインターフェー
スコネクタ、１６は発振器、１７はクロック分周回路、
１８はクロック切り換え同期回路、１９はクロック切り
換え回路である。 図２におけるシリアルインターフエイス部５はシリアル
インターフエイス制御部１１とシリアルインターフエイ
スコネクタ１５を、クロック切り換え部６はクロック切
り換え信号発生レジスタ１２、切り換え信号状態確認レ
ジスタ１３、発振器１６、クロック分周回路１７、クロ
ック切り換え同期回路１８、クロック切り換え回路１９
を合わせたものに対応する。

【００３２】図４のＩ／Ｏユニット２において、２１は
シリアルインターフェース制御部、２２は発振器、２３
はクロック分周回路、２４はクロック切り換え同期回路
、２５はクロック切り換え回路、２６はＣＰＵ、２７は
シリアルインターフェースコネクタである。図２におけ
るシリアルインターフエイス部７はシリアルインターフ
エイス制御部２１とシリアルインターフエイスコネクタ
２７を、クロック切り換え部８は発振器２２、クロック
分周回路２３、クロック切り換え同期回路２４、クロッ
ク切り換え回路２５を合わせたものに対応する。

【００３３】以下、図面を用いて説明を行う。本実施例
による情報処理システムでは、本体装置１に対して複数
のＩ／Ｏユニット２ａ、２ｂ、２ｃが接続されている。 各Ｉ／Ｏユニット２ａ〜２ｃのシリアルインターフエイ
ス７ａ〜７ｃは、本体装置１のシリアルインターフエイ
ス部５ａ〜５ｃにそれぞれ接続されている。本体装置１
とＩ／Ｏユニット２ａ〜２ｃは、シリアルインターフエ
イスと伝送路３ａ〜３ｃを介して、データの送受信を行
っている。

【００３４】データの送受信のために、本体装置１はＩ
／Ｏユニット２ａ〜２ｃに対して所謂ポーリングを行い
、ポーリングを受けたＩ／Ｏユニットは本体装置１との
間のデータ送受信を行うことができる。

【００３５】本実施例による情報処理システムでは、伝
送速度を５，０００ｂｐｓと　１０，０００ｂｐｓの二
種類設定することが可能である。通常時は、低速の５，
０００ｂｐｓにより伝送を行い、画像データなどのよう
にデータ量の多いものの伝送を行う場合には、　１０，
０００ｂｐｓにて伝送を行うようにして、データの処理
を効率的に行うようにしている。

【００３６】以下、Ｉ／Ｏユニット２ａの伝送速度を変
更する場合について述べるが、他のＩ／Ｏユニット２ｂ
、２ｃに関しても同様にして行われる。Ｉ／Ｏユニット
２ａの伝送速度を切り換える場合には、Ｉ／Ｏユニット
２ａの動作を規定しているクロックの周期を変更する。 そのために、ＣＰＵ１４はクロック切り換え信号発生レ
ジスタ１２に対してデータを送信する。クロック切り換
え信号発生レジスタ１２は、同じくＣＰＵ１４から入力
するレジスタライト信号を受けて、クロック切り換え信
号をＩ／Ｏユニット２ａに対して、クロック切り換え信
号用伝送路４を通して送信している。

【００３７】クロック切り換え信号発生レジスタ１２は
、ＣＰＵ１４からレジスタライト信号として“１”が入
力されると反転Ｑから“０”を出力する。また、レジス
タライト信号として“０”が入力されると反転Ｑから“
１”を出力する。クロック切り換え信号発生レジスタ１
２からは、レジスタライト信号が変わらない限り常に同
一の値が出力される。

【００３８】クロック切り換え信号は、Ｉ／Ｏユニット
２ａに送信されるとともに、本体装置１の切り換え信号
状態確認レジスタ１３にも入力される。ＣＰＵ１４は、
切り換え信号状態確認レジスタ１３をアクセスし、その
値を確認する。

【００３９】ＣＰＵ１４は、切り換え信号状態確認レジ
スタ１３に対してレジスタリード信号を発する。切り換
え信号状態確認レジスタ１３は、この信号を受けて現在
のクロック切り換え信号の値を出力する。

【００４０】切り換え信号状態確認レジスタ１３から出
力された信号は、ＣＰＵ１４に入力されるとともに、フ
リップフロップで構成されたクロック切り換え同期回路
１８に入力される。クロック切り換え同期回路１８には
、発振器１６からの４０，０００Ｈｚの信号がクロック
として入力されている。クロック切り換え同期回路１８
の出力は、発振器１６の発するクロックに同期して出力
される。

【００４１】発振器１６からの出力信号は、クロック分
周回路１７に入力される。クロック分周回路１７は　１
／４分周回路１７ａと　１／８分周回路１７ｂとから構
成されている。　１／４分周回路１７ａに入力された４
０，０００Ｈｚの信号は、１０，０００Ｈｚの信号とし
て出力される。

【００４２】１／４分周回路１７ａより出力された１０
，０００Ｈｚの信号の一部は、　１／８分周回路１７ｂ
に入力され、　５，０００Ｈｚの信号として出力される
。クロック分周回路１７の出力する１０，０００Ｈｚと
　５，０００Ｈｚの信号と、クロック切り換え同期回路
１８の出力信号とは、ともにクロック切り換え回路１９
に入力される。クロック切り換え回路１９は、ゲート回
路により構成されている。

【００４３】クロック切り換え同期回路１８のＱの出力
と、１／８　分周回路１７ｂからの　５，０００Ｈｚの
出力とは、ともにＯＲ回路１９ａに入力される。同様に
、クロック切り換え同期回路１８の反転Ｑの出力と、１
／４　分周回路１７ａからの１０，０００Ｈｚの出力と
は、ともにＯＲ回路ｂ１９ｂに入力される。ＯＲ回路１
９ａとＯＲ回路１９ｂの出力は、ともにＡＮＤ回路１９
ｃに入力され、それぞれのＯＲ回路１９ａ、１９ｂの出
力の値に応じてＡＮＤ回路１９ｃの出力が決定される。

【００４４】ここで、データ伝送速度を　１０，０００
ｂｐｓとする場合には、クロック切り換え信号発生回路
１８に“１”を入力する。これにより、反転Ｑから出力
されるくろっく切り換え信号の値が“０”となる。切り
換え信号発生回路１８に“０”が入力されると、クロッ
ク切り換え信号として、“１”が出力される。ＣＰＵ１
４は、設定しようとするＩ／Ｏユニットとの間の伝送速
度に応じて、“１”或いは“０”を出力する。

【００４５】クロック切り換え信号の値が“０”の場合
、ＯＲ回路１９ｂに入力される　１／４分周回路からの
１０，０００Ｈｚの信号がＡＮＤ回路１９ｃから出力さ
れる。クロック切り換え信号が“１”の場合には、　１
／８分周回路１９ａからの　５，０００Ｈｚの信号がＡ
ＮＤ回路１９ｃから出力される。

【００４６】このような手順により、クロック切り換え
回路１９から出力されるクロック信号により、本体装置
１の動作が規定される。クロック切り換え信号発生レジ
スタ１２により発せられたクロック切り換え信号は、イ
ンターフエイスコネクタ１５、２７を介してＩ／Ｏユニ
ット２ａに入力される。

【００４７】Ｉ／Ｏユニット２ａには、発振器１１が設
けられている。この発振器１１は、４０，０００Ｈｚの
クロックを発生している。発振器１１の出力は、クロッ
ク分周回路２３に入力される。

【００４８】クロック分周回路２３は、　１／４分周回
路２３ａと　１／８分周回路２３ｂにより構成される。 　１／４分周回路２３ａに入力した４０，０００Ｈｚの
クロックは、１０，０００Ｈｚのクロックとなって出力
される。この１０，０００Ｈｚの出力の一部は、更に　
１／８分周回路２３ｂに入力され、　５，０００Ｈｚの
クロックとして出力される。図５は、発振器２２の出力
波形と、分周回路２３の出力波形を示している。図中、
ａ）は発振器２２の出力を、ｂ）は　１／４分周回路２
３ａの出力を、ｃ）は　１／８分周回路２３ｂの出力を
それぞれ示している。

【００４９】シリアルインターフェースコネクタ２７を
通して、Ｉ／Ｏユニット２ａに入力されたクロック切り
換え信号は、クロック切り換え同期回路２４に入力され
る。 クロック切り換え同期回路２４は、フリップフロップに
より構成されている。入力されたクロック切り換え信号
は、発振器２２の出力するクロック入力に同期して、ク
ロック切り換え同期回路２４から出力される。

【００５０】クロック切り換え同期回路２４の出力信号
は、ゲート回路により構成されるクロック切り換え回路
２５に入力される。クロック切り換え同期回路２４の出
力のうち、Ｑの出力は　１／８分周回路２３ｂの出力す
る　５，０００ＨｚのクロックとともにＯＲ回路２５ａ
に、また反転Ｑの出力は　１／４分周回路２３ａの出力
とともに、ＯＲ回路２５ｂに入力される。

【００５１】本実施例では、クロック切り換え信号が“
０”のときに１０，０００ｂｐｓ　、“１”のときに５
，０００ｂｐｓとなるように作られている。以下、クロ
ック切り換え回路２５の出力を説明する。

【００５２】クロック切り換え信号が“０”の場合、ク
ロック切り換え同期回路２４のＱの出力は“０”、反転
Ｑの出力は“１”となる。この場合、ＯＲ回路２５ａの
出力は“０”、ＯＲ回路２５ｂの出力は“１”となるた
め、ＡＮＤ回路２５ｃからは１０，０００Ｈｚのクロッ
クが出力される。

【００５３】クロック切り換え信号が“１”の場合、ク
ロック切り換え同期回路２４のＱの出力は“１”、反転
Ｑの出力は“０”となる。この場合、ＯＲ回路２５ａの
出力は“１”、ＯＲ回路２５ｂの出力は“０”となるた
め、ＡＮＤ回路２５ｃからは　５，０００Ｈｚのクロッ
クが出力される。 ＡＮＤ回路２５ｃの出力は、伝送速度制御クロック信号
として、シリアルインターフェース制御部２１に入力さ
れる。

【００５４】図６は、伝送速度が　１０，０００ｂｐｓ
から５，０００ｂｐｓへと変更される場合の各部の波形
を示した図である。 ここで、ａ）は発振器２２の出力、ｂ）は　１／４分周
回路２３ａの出力、ｃ）は　１／８分周回路２３ｂの出
力、ｄ）はクロック切り換え信号、ｅ）は伝送速度制御
クロック信号の出力波形を、それぞれ示している。

【００５５】ｂ）、ｃ）、ｄ）、ｅ）の各信号は、発振
器２２の発振する４０，０００Ｈｚのクロックに同期さ
れている。ｅ）に示されるように、始めは１０，０００
Ｈｚの伝送速度制御クロック信号ｅ）が出力されている
。ここで、（１）　にてクロック切り換え信号ｄ）の値
が、“０”から“１”に変わる。

【００５６】このクロック切り換え信号ｄ）の変化を受
けて、ＡＮＤ回路２５ｃの出力は、ＯＲ回路２５ｂの出
力から、ＯＲ回路２５ａの出力へと変わるため、伝送速
度制御クロック信号ｅ）は５，０００Ｈｚ　となる。

【００５７】このときに、クロック切り換え信号ｄ）を
、クロック切り換え同期回路２４おける発振器２２の出
力ａ）で同期を取らない場合、各クロックの波形は図７
に示されるような波形となる。図７において、図６と同
一符号の波形は、図６と同一のものを示している。

【００５８】（１）の部分でクロック切り換え信号ｄ）
がＩ／Ｏユニット２ａに入力されると、その時点で伝送
速度制御クロック信号ｅ）が１０，０００Ｈｚから　５
，０００Ｈｚに変更される。そのとき、クロック切り換
え信号ｄ）の入力のタイミングによっては図中（２）　
の部分の間隔が短くなってしまうことが考えられる。

【００５９】このような場合、装置の誤動作発生の可能
性が高く、装置の動作が保証されない。そのためクロッ
ク周期の変わるところでは、発振器２２の出力する４０
，０００Ｈｚの１サイクル分の幅を保証するために、発
振器２２の出力に伝送速度切り換え信号ｄ）の同期をと
るのである。

【００６０】クロック切り換え回路２５から出力された
伝送速度制御クロック信号ｅ）は、シリアルインターフ
ェース制御部２７に入力される。そして、データ伝送を
含めたシリアルインターフェースの制御を、伝送速度制
御クロック信号ｅ）により規定する。

【００６１】以上の手順により、Ｉ／Ｏユニット２ａの
動作を規定するクロックの周期を、Ｉ／Ｏユニット２ａ
の動作中に切り換えることができる。本体装置１のシリ
アルインターフエイス部５ａ〜５ｃ、並びにクロック切
り換え部６ａ〜６ｃは、各Ｉ／Ｏユニット２ａ〜２ｃに
対応して設けられている。そのために、伝送速度の設定
は、各Ｉ／Ｏユニット２ａ〜２ｃのそれぞれに対して個
別に行うことが可能である。

【００６２】各Ｉ／Ｏユニット２ａ〜２ｃの伝送速度が
　１０，０００ｂｐｓであるときに、データ両が多く本
体装置１の処理が間に合わない場合には、Ｉ／Ｏユニッ
ト２ａ並びに２ｂの伝送速度を５，０００ｂｐｓとする
ことも可能であるし、Ｉ／Ｏユニット２ａの伝送速度を
再び　１０，０００ｂｐｓに変更し、Ｉ／Ｏユニット２
ｂの伝送速度を５，０００ｂｐｓのままとすることも可
能である。即ち、本体装置の処理状態により、各Ｉ／Ｏ
ユニット２ａ〜２ｃの伝送速度を変更する。

【００６３】このような構成により、Ｉ／Ｏユニット２
の伝送速度を装置の動作中に切り換えることが可能とな
るのである。本実施例では、本体装置並びにＩ／Ｏユニ
ットの伝送速度を規定するクロックの周期を、同一のク
ロック切り換え信号により変更している。また、クロッ
ク切り換え信号の値を常に一定に保持することができる
。そのため、伝送速度切り換え時や、Ｉ／Ｏユニットの
障害の復旧時にも、両装置間の伝送速度認識違いによる
同期ずれが発生しない。

【００６４】

【発明の効果】以上述べた通り、本発明によれば、装置
に動作中に伝送速度の切り換えを行うことができる。そ
のために、データの量などの必要に応じて、データ伝送
速度を変更し、データの処理の効率を上げることが可能
となる。

【００６５】また、端末装置の電源が断となっても、本
発明によれば伝送速度を設定するための信号の状態を保
持することができるため、本体装置と端末装置との間で
の伝送速度の認識違いによる同期ずれの発生を回避する
ことができ、常に正常なデータ伝送を実現することがで
きる。

【００６６】

【図面の説明】

【００６７】

【図１】本発明の原理構成図である。

【００６８】

【図２】本発明の一実施例における情報処理システムの
構成を示す図である。

【００６９】

【図３】一実施例による本体装置の構成を示す図である
。

【００７０】

【図４】一実施例によるＩ／Ｏユニットの構成を示す図
である。

【００７１】

【図５】一実施例における、発振器と伝送速度制御クロ
ック信号の出力波形を示す図である。

【００７２】

【図６】一実施例における、発振器、クロック分周回路
、クロック切り換え信号、伝送速度制御クロック信号の
出力波形を示す図である。

【００７３】

【図７】クロック切り換え信号の同期をとらない場合の
伝送速度制御クロック信号の出力波形を示す図である。

【００７４】

【図８】伝送速度が固定されている従来の情報処理シス
テムの構成図である。

【００７５】

【図９】従来の情報処理システムにおける伝送速度切り
換え方法のタイムチャートを示す図である。

【００７６】

【図１０】従来の方法による伝送速度切り換え方法を行
う情報処理システムである。

【００７７】

【符号の説明】

図において、１は本体装置、２は端末装置、４は信号伝
送路、１２はクロック切り換え信号発生部、２２はクロ
ック発生部、２５はクロック切り換え部である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　　　本体装置（１）と、前記本体装置
   （１）と伝送路（３）により接続される端末装置（２）
   とが、シリアルインターフェース（５，７）を介してデ
   ータの送受信を行う情報処理システムにおいて、前記本
   体装置（１）は、前記端末装置（２）の動作を規定する
   クロックの切り換えを指示するクロック切り換え信号を
   発するクロック切り換え信号発生部　（１２）を有し、
   前記端末装置（２）は、該端末装置（２）の動作を規定
   するクロックを発生する発振器　（２２）と、前記本体
   装置（１）より入力されるクロック切り換え信号により
   前記発振器　（２２）　の発するクロックの周期を切り
   換えるクロック切り換え部（２５）とを有し、前記本体
   装置（１）と前記端末装置（２）とを接続する信号伝送
   路（４）により、前記本体装置（１）から前記端末装置
   （２）へ前記クロック切り換え信号を送出し、前記端末
   装置（２）の伝送速度を切り換えるように構成したこと
   を特徴とするシリアルインターフェースの伝送速度制御
   方式。