JPH04287973A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH04287973A JPH04287973A JP3578091A JP3578091A JPH04287973A JP H04287973 A JPH04287973 A JP H04287973A JP 3578091 A JP3578091 A JP 3578091A JP 3578091 A JP3578091 A JP 3578091A JP H04287973 A JPH04287973 A JP H04287973A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- semiconductor device
- ohmic electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、化合物半導体装置の
製造方法に関し、特にＡｕを使用しない耐熱性オーミッ
ク電極形成法に関するものである。
製造方法に関し、特にＡｕを使用しない耐熱性オーミッ
ク電極形成法に関するものである。
【０００２】
【従来の技術】図４〜６は従来の化合物半導体装置の製
造方法を工程順に示す第４〜６工程断面図であり、図に
おいて、１はＧａＡｓ基板、２は絶縁膜、３はホトレジ
スト、７はＡｕＧｅ共晶、８はＮｉ層、９はＡｕ層であ
る。
造方法を工程順に示す第４〜６工程断面図であり、図に
おいて、１はＧａＡｓ基板、２は絶縁膜、３はホトレジ
スト、７はＡｕＧｅ共晶、８はＮｉ層、９はＡｕ層であ
る。
【０００３】まず、図４に示すように能動層を形成した
ＧａＡｓ基板１上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法などにより全
面に絶縁膜２を形成し、転写技術により所望のドレイン
電極・ソース電極部分が開口するようにホトレジスト３
を形成する。
ＧａＡｓ基板１上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法などにより全
面に絶縁膜２を形成し、転写技術により所望のドレイン
電極・ソース電極部分が開口するようにホトレジスト３
を形成する。
【０００４】次に図５に示すようにホトレジスト３をマ
スクにＲＩＥ（ｒｅａｃｔｉｖｅ−ｉｏｎ ｅｔｃｈ
ｉｎｇ ）法などにより絶縁膜２のエッチングを行ない
、ＡｕＧｅ共晶７Ｎｉ層８Ａｕ層９を順次蒸着した後、
図６に示すようにホトレジスト３をアセトンなどで除去
することにより、ソース電極とドレイン電極部分にのみ
金層層を残し４００ ℃程度の熱処理（以下、シンタと
称す）を行なうことによりオーミック電極を形成する。
スクにＲＩＥ（ｒｅａｃｔｉｖｅ−ｉｏｎ ｅｔｃｈ
ｉｎｇ ）法などにより絶縁膜２のエッチングを行ない
、ＡｕＧｅ共晶７Ｎｉ層８Ａｕ層９を順次蒸着した後、
図６に示すようにホトレジスト３をアセトンなどで除去
することにより、ソース電極とドレイン電極部分にのみ
金層層を残し４００ ℃程度の熱処理（以下、シンタと
称す）を行なうことによりオーミック電極を形成する。
【０００５】このような方法ではオーミック電極部分に
Ａｕを使用しているため配線金属にＡｌを使用した場合
ＡｕとＡｌが反応してしまうため配線金属にＡｌを使用
することができない。そのためＮｉ層Ｇｅ層だけでオー
ミック電極を形成することは可能であるが、シンタ温度
が６００℃程度となるためＡｓ抜けが発生したりオーミ
ック電極自体の抵抗が高くなるため実用化が困難であっ
た。
Ａｕを使用しているため配線金属にＡｌを使用した場合
ＡｕとＡｌが反応してしまうため配線金属にＡｌを使用
することができない。そのためＮｉ層Ｇｅ層だけでオー
ミック電極を形成することは可能であるが、シンタ温度
が６００℃程度となるためＡｓ抜けが発生したりオーミ
ック電極自体の抵抗が高くなるため実用化が困難であっ
た。
【０００６】この解決策として、Ｎｉ層，Ｇｅ層，高融
点金属層を順次蒸着し高融点金属をキャップとしシンタ
する方法が考えられるが、高融点金属はストレスが大き
いため１０００Å以上蒸着すると蒸着中にホトレジスト
が変形してしまい安定して形成することができない。
点金属層を順次蒸着し高融点金属をキャップとしシンタ
する方法が考えられるが、高融点金属はストレスが大き
いため１０００Å以上蒸着すると蒸着中にホトレジスト
が変形してしまい安定して形成することができない。
【０００７】
【発明が解決しようとする課題】このように従来のオー
ミック電極では配線金属としてＡｌを用いることができ
ず、またＮｉ・Ｇｅだけで安定して電極自体の抵抗が充
分低いオーミック電極を形成することができないなどの
問題点があった。
ミック電極では配線金属としてＡｌを用いることができ
ず、またＮｉ・Ｇｅだけで安定して電極自体の抵抗が充
分低いオーミック電極を形成することができないなどの
問題点があった。
【０００８】この発明は上記のような問題点を解決する
ためになされたもので、Ａｕを使用せずに電極自体の抵
抗が充分低いオーミック電極を形成できる化合物半導体
装置の製造方法を提供することを目的とする。
ためになされたもので、Ａｕを使用せずに電極自体の抵
抗が充分低いオーミック電極を形成できる化合物半導体
装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、化合物半導体基板上に形成された能動
層上に絶縁膜を堆積させた後ソース電極及びドレイン電
極部分を開口する工程、該開口部分にＧｅ／Ｎｉ層を形
成する工程、上記Ｇｅ／Ｎｉ層上にＷ−ＣＶＤ法により
Ｗ層を形成する工程、熱処理を行なうことによりオーミ
ック特性を得る工程を含むものである。
置の製造方法は、化合物半導体基板上に形成された能動
層上に絶縁膜を堆積させた後ソース電極及びドレイン電
極部分を開口する工程、該開口部分にＧｅ／Ｎｉ層を形
成する工程、上記Ｇｅ／Ｎｉ層上にＷ−ＣＶＤ法により
Ｗ層を形成する工程、熱処理を行なうことによりオーミ
ック特性を得る工程を含むものである。
【００１０】
【作用】この発明においては安定して１０００Å以上の
高融点金属層を形成することができるため、オーミック
電極自体の抵抗を低くすることができ、シンタ時のＡｓ
抜けも防止することができる。
高融点金属層を形成することができるため、オーミック
電極自体の抵抗を低くすることができ、シンタ時のＡｓ
抜けも防止することができる。
【００１１】
【実施例】実施例１．
以下、この発明の一実施例を図について説明する。図１
〜３はこの発明の一実施例による半導体装置の製造方法
を工程順に示す第１〜３工程断面図である。図において
、１〜３は図４〜６と同様であり、４はＮｉ層、５はＧ
ｅ層、６はＷ層である。
〜３はこの発明の一実施例による半導体装置の製造方法
を工程順に示す第１〜３工程断面図である。図において
、１〜３は図４〜６と同様であり、４はＮｉ層、５はＧ
ｅ層、６はＷ層である。
【００１２】図１に示すように能動層が形成されたＧａ
Ａｓ基板１上にプラズマＣＶＤ法などにより全面に絶縁
膜２を形成し転写技術により所望のドレイン電極ソース
電極部分が開口するようにホトレジスト３を形成する。
Ａｓ基板１上にプラズマＣＶＤ法などにより全面に絶縁
膜２を形成し転写技術により所望のドレイン電極ソース
電極部分が開口するようにホトレジスト３を形成する。
【００１３】次に、図２に示すようにホトレジスト３を
マスクにＲＩＥ法などにより絶縁膜２のエッチングを行
ない、Ｎｉ層４Ｇｅ層５を蒸着する。
マスクにＲＩＥ法などにより絶縁膜２のエッチングを行
ない、Ｎｉ層４Ｇｅ層５を蒸着する。
【００１４】次に、ホトレジスト３をアセトンなどによ
り除去することによりソース電極・ドレイン電極部分に
のみ金属層を残した後、図３に示すようにＷ−ＣＶＤ法
により選択的にＧｅ層上にＷ層を形成し、６００ ℃程
度のシンタを行なうことによりオーミック電極を形成す
る。
り除去することによりソース電極・ドレイン電極部分に
のみ金属層を残した後、図３に示すようにＷ−ＣＶＤ法
により選択的にＧｅ層上にＷ層を形成し、６００ ℃程
度のシンタを行なうことによりオーミック電極を形成す
る。
【００１５】なお、上記実施例ではＮｉ・Ｇｅ層を用い
た場合について説明したが、Ｎｉ・Ｉｎ層を用いる場合
にも適用できる。
た場合について説明したが、Ｎｉ・Ｉｎ層を用いる場合
にも適用できる。
【００１６】また、Ｗ−ＣＶＤ法によりＷ層を形成した
場合について説明したがＣＶＤ法によりた層など他の高
融点金属層を形成してもよい。
場合について説明したがＣＶＤ法によりた層など他の高
融点金属層を形成してもよい。
【００１７】
【発明の効果】以上のようにこの発明によれば安定して
高融点金属層を１０００Å以上形成することができるた
め、オーミック電極自体の抵抗が低減でき、また６００
℃以上のアニールを行なってもＡｓ抜けを防止するこ
とができる。
高融点金属層を１０００Å以上形成することができるた
め、オーミック電極自体の抵抗が低減でき、また６００
℃以上のアニールを行なってもＡｓ抜けを防止するこ
とができる。
【図１】この発明の一実施例による化合物半導体装置の
製造方法を工程順に示す第１工程断面図である。
製造方法を工程順に示す第１工程断面図である。
【図２】この発明の一実施例による化合物半導体装置の
製造方法を工程順に示す第２工程断面図である。
製造方法を工程順に示す第２工程断面図である。
【図３】この発明の一実施例による化合物半導体装置の
製造方法を工程順に示す第３工程断面図である。
製造方法を工程順に示す第３工程断面図である。
【図４】従来の化合物半導体装置の製造方法を工程順に
示す第１工程断面図である。
示す第１工程断面図である。
【図５】従来の化合物半導体装置の製造方法を工程順に
示す第２工程断面図である。
示す第２工程断面図である。
【図６】従来の化合物半導体装置の製造方法を工程順に
示す第３工程断面図である。
示す第３工程断面図である。
１ ＧａＡｓ基板
２ 絶縁膜
３ ホトレジスト
４ Ｎｉ層
５ Ｇｅ層
６ Ｗ層
７ ＡｕＧｅ共晶
８ Ｎｉ層
９ Ａｕ層
Claims (1)
- 【請求項１】 化合物半導体基板上に形成された能動
層上に絶縁膜を堆積させた後ソース電極及びドレイン電
極部分を開口する工程、該開口部分にＧｅ／Ｎｉ層を形
成する工程、上記Ｇｅ／Ｎｉ層上にＷ−ＣＶＤ法により
Ｗ層を形成する工程、熱処理を行なうことによりオーミ
ック特性を得る工程を含むことを特徴とする化合物半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3578091A JPH04287973A (ja) | 1991-03-01 | 1991-03-01 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3578091A JPH04287973A (ja) | 1991-03-01 | 1991-03-01 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287973A true JPH04287973A (ja) | 1992-10-13 |
Family
ID=12451416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3578091A Pending JPH04287973A (ja) | 1991-03-01 | 1991-03-01 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287973A (ja) |
-
1991
- 1991-03-01 JP JP3578091A patent/JPH04287973A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4141022A (en) | Refractory metal contacts for IGFETS | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH07161659A (ja) | 半導体装置およびその製造方法 | |
| US4745089A (en) | Self-aligned barrier metal and oxidation mask method | |
| JPS6190445A (ja) | 半導体装置 | |
| US5389564A (en) | Method of forming a GaAs FET having etched ohmic contacts | |
| JPH04287973A (ja) | 化合物半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH0151053B2 (ja) | ||
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JPH04127423A (ja) | 半導体装置の製造方法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPS6119172A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH0579188B2 (ja) | ||
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH01202860A (ja) | 半導体装置 | |
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPS61170047A (ja) | 半導体装置の製造方法 | |
| JPH11214411A (ja) | 半導体装置の製造方法 | |
| JPH0485954A (ja) | 半導体装置の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPS63114211A (ja) | 半導体装置の製造方法 |