JPH04289468A - Ｌｓｉのテスト方法 - Google Patents
Ｌｓｉのテスト方法Info
- Publication number
- JPH04289468A JPH04289468A JP3027099A JP2709991A JPH04289468A JP H04289468 A JPH04289468 A JP H04289468A JP 3027099 A JP3027099 A JP 3027099A JP 2709991 A JP2709991 A JP 2709991A JP H04289468 A JPH04289468 A JP H04289468A
- Authority
- JP
- Japan
- Prior art keywords
- circuit under
- under test
- register
- output
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はＬＳＩのテスト方法の
改善に関するものである。
改善に関するものである。
【０００２】
【従来の技術】図３は従来のＬＳＩのテスト方法を示す
構成図である。同図において、１は図示せぬ外部のテス
タからテストパターンがバス２を介して入力する入力レ
ジスタ、３はテストされる被検査回路、４はこの被検査
回路３の動作結果から得られる２進数の「１」の数を数
えて出力する出力データ圧縮回路である。
構成図である。同図において、１は図示せぬ外部のテス
タからテストパターンがバス２を介して入力する入力レ
ジスタ、３はテストされる被検査回路、４はこの被検査
回路３の動作結果から得られる２進数の「１」の数を数
えて出力する出力データ圧縮回路である。
【０００３】次に、上記構成によるＬＳＩのテスト方法
の動作について説明する。まず、図示せぬ外部のテスタ
には予め被検査回路３のテストパターンおよびその被検
査回路３が正常動作したときの期待値を用意しておく。 そして、この図示せぬ外部のテスタからテストパターン
をバス２を介して入力レジスタ１に入力すると、この入
力レジスタ１の内容をもとに被検査回路３が動作する。 この動作結果は出力データ圧縮回路４でデータ圧縮され
、外部ピンを介して外部のテスタに送られ、被検査回路
が正常動作したときの期待値と比較してテストが行われ
る。
の動作について説明する。まず、図示せぬ外部のテスタ
には予め被検査回路３のテストパターンおよびその被検
査回路３が正常動作したときの期待値を用意しておく。 そして、この図示せぬ外部のテスタからテストパターン
をバス２を介して入力レジスタ１に入力すると、この入
力レジスタ１の内容をもとに被検査回路３が動作する。 この動作結果は出力データ圧縮回路４でデータ圧縮され
、外部ピンを介して外部のテスタに送られ、被検査回路
が正常動作したときの期待値と比較してテストが行われ
る。
【０００４】
【発明が解決しようとする課題】従来のＬＳＩのテスト
方法では、被検査回路の動作結果の２進数の１の数さえ
合っていれば良いとしていたため、（Ａ） 不良箇所
が偶数箇所あった場合、すなわち期待値「０」に対し動
作結果が「１」と期待値「１」に対し動作結果が「０」
とがペアとなった場合、不良を見逃すこと、（Ｂ）
不良があることが分かっても不良箇所が同定できないこ
と、（Ｃ） 高価な外部のテストが必要であることな
どの問題があった。
方法では、被検査回路の動作結果の２進数の１の数さえ
合っていれば良いとしていたため、（Ａ） 不良箇所
が偶数箇所あった場合、すなわち期待値「０」に対し動
作結果が「１」と期待値「１」に対し動作結果が「０」
とがペアとなった場合、不良を見逃すこと、（Ｂ）
不良があることが分かっても不良箇所が同定できないこ
と、（Ｃ） 高価な外部のテストが必要であることな
どの問題があった。
【０００５】この発明は上記のような問題点を解決する
ことを目的とするもので、高価な外部テスタなしで、Ｌ
ＳＩをシステム装着した状態やハードウェア・デバッガ
でも容易に、被検査回路の不良を見逃すことなく、不良
箇所を同定できるＬＳＩのテスト方法を得るものである
。
ことを目的とするもので、高価な外部テスタなしで、Ｌ
ＳＩをシステム装着した状態やハードウェア・デバッガ
でも容易に、被検査回路の不良を見逃すことなく、不良
箇所を同定できるＬＳＩのテスト方法を得るものである
。
【０００６】
【課題を解決するための手段】この発明に係るＬＳＩの
テスト方法は、被検査回路の動作結果と期待値との比較
を行うコンパレータと、この比較結果から不良箇所の有
無と不良箇所がわかるコードを出力するエンコーダを有
したものである。
テスト方法は、被検査回路の動作結果と期待値との比較
を行うコンパレータと、この比較結果から不良箇所の有
無と不良箇所がわかるコードを出力するエンコーダを有
したものである。
【０００７】
【作用】この発明のＬＳＩのテスト方法によれば、ＬＳ
Ｉ内部のコンパレータのエンコーダにより不良を見逃す
ことなく、不良箇所を同定でき、高価な外部テスタなし
でも容易にＬＳＩのテストができるため、ＬＳＩのテス
トにかかるコストが低減できる。
Ｉ内部のコンパレータのエンコーダにより不良を見逃す
ことなく、不良箇所を同定でき、高価な外部テスタなし
でも容易にＬＳＩのテストができるため、ＬＳＩのテス
トにかかるコストが低減できる。
【０００８】
【実施例】図１はこの発明に係るＬＳＩのテスト方法の
一実施例を示す構成図であり、一例として外部テスタを
用いない場合を示す。同図において、５はテストパター
ンを発生する図示せぬ線形フィードバックレジスタから
テストパターンを受け取る入力レジスタ、６は被検査回
路３の動作結果の出力を受ける出力レジスタ、７は被検
査回路３が正常に動作したときの期待値と動作結果を比
較するコンパレータ、８はこのコンパレータ７から出力
する比較結果から不良箇所の有無と不良箇所がわかるコ
ードを出力するエンコーダ、９は被検査回路３が正常に
動作したときの期待値を記憶しているメモリ、１０はテ
スト用バスである。
一実施例を示す構成図であり、一例として外部テスタを
用いない場合を示す。同図において、５はテストパター
ンを発生する図示せぬ線形フィードバックレジスタから
テストパターンを受け取る入力レジスタ、６は被検査回
路３の動作結果の出力を受ける出力レジスタ、７は被検
査回路３が正常に動作したときの期待値と動作結果を比
較するコンパレータ、８はこのコンパレータ７から出力
する比較結果から不良箇所の有無と不良箇所がわかるコ
ードを出力するエンコーダ、９は被検査回路３が正常に
動作したときの期待値を記憶しているメモリ、１０はテ
スト用バスである。
【０００９】次に上記構成によるＬＳＩのテスト方法の
動作について説明する。まず、図示せぬ線形フィードバ
ックレジスタから被検査回路３のテストパターンを入力
レジスタ５に入力する。このため、被検査回路３はこの
入力レジスタ５の内容をもとに動作し、その動作結果は
出力レジスタ６に出力する。そして、コンパレータ７は
出力レジスタ６の内容とメモリ９に記憶されている期待
値とを比較し、その比較結果をエンコーダ７でエンコー
ドして外部ピンを介して不良箇所の有無と不良箇所がわ
かるコードを出力することができる。
動作について説明する。まず、図示せぬ線形フィードバ
ックレジスタから被検査回路３のテストパターンを入力
レジスタ５に入力する。このため、被検査回路３はこの
入力レジスタ５の内容をもとに動作し、その動作結果は
出力レジスタ６に出力する。そして、コンパレータ７は
出力レジスタ６の内容とメモリ９に記憶されている期待
値とを比較し、その比較結果をエンコーダ７でエンコー
ドして外部ピンを介して不良箇所の有無と不良箇所がわ
かるコードを出力することができる。
【００１０】図２はこの発明に係るＬＳＩのテスト方法
の他の実施例を示す構成図であり、一例として外部テス
トを用いる場合を示す。同図において、１１は入力レジ
スタ５へテストパターンを送るバスである。次に、上記
構成によるＬＳＩのテスト方法の動作について説明する
。まず、正常動作した場合の期待値を予めバス１１を介
してコンパレータ７に入力しておく。そして、外部のテ
スタから被検査回路３のテストパターンをバス４を介し
て入力レジスタ５に入力する。そして、被検査回路３は
この入力レジスタ５の内容をもとに動作し、その動作結
果を出力レジスタ６に出力する。そして、コンパレータ
７は出力レジスタ６の内容と期待値を比較し、その比較
結果をエンコーダ８によりエンコードして外部ピンを介
して不良箇所の有無と不良箇所がわかるコードを出力す
る。なお、前記実施例ではコードの出力には外部ピンを
用いたが、テスト専用のテスト用バス１０を設けて出力
してもバス１１に出力しても同様にできることはもちろ
んである。また、テストパターン，コードおよび期待値
の入出力はシフトレジスタを用いて転送しても、バスを
用いて転送してもパラレル，シリアル転送の種類を問わ
ず同様にできることはもちろんである。
の他の実施例を示す構成図であり、一例として外部テス
トを用いる場合を示す。同図において、１１は入力レジ
スタ５へテストパターンを送るバスである。次に、上記
構成によるＬＳＩのテスト方法の動作について説明する
。まず、正常動作した場合の期待値を予めバス１１を介
してコンパレータ７に入力しておく。そして、外部のテ
スタから被検査回路３のテストパターンをバス４を介し
て入力レジスタ５に入力する。そして、被検査回路３は
この入力レジスタ５の内容をもとに動作し、その動作結
果を出力レジスタ６に出力する。そして、コンパレータ
７は出力レジスタ６の内容と期待値を比較し、その比較
結果をエンコーダ８によりエンコードして外部ピンを介
して不良箇所の有無と不良箇所がわかるコードを出力す
る。なお、前記実施例ではコードの出力には外部ピンを
用いたが、テスト専用のテスト用バス１０を設けて出力
してもバス１１に出力しても同様にできることはもちろ
んである。また、テストパターン，コードおよび期待値
の入出力はシフトレジスタを用いて転送しても、バスを
用いて転送してもパラレル，シリアル転送の種類を問わ
ず同様にできることはもちろんである。
【００１１】
【発明の効果】以上詳細に説明したように、この発明に
係るＬＳＩのテスト方法によれば、テストパターンによ
るＬＳＩの動作結果の出力をコンパレータで期待値と比
較し、この比較結果をエンコーダでエンコードし、高価
な外部テスタを用いずにも不良箇所の有無と不良箇所が
わかるコードを出力するようにしたので、ＬＳＩの不良
箇所を見逃すことなく、不良箇所が同定でき、ＬＳＩテ
ストのコストを低減することができる効果がある。
係るＬＳＩのテスト方法によれば、テストパターンによ
るＬＳＩの動作結果の出力をコンパレータで期待値と比
較し、この比較結果をエンコーダでエンコードし、高価
な外部テスタを用いずにも不良箇所の有無と不良箇所が
わかるコードを出力するようにしたので、ＬＳＩの不良
箇所を見逃すことなく、不良箇所が同定でき、ＬＳＩテ
ストのコストを低減することができる効果がある。
【図１】この発明に係るＬＳＩのテスト方法の一実施例
を示す構成図である。
を示す構成図である。
【図２】この発明に係るＬＳＩのテスト方法の他の実施
例を示す構成図である。
例を示す構成図である。
【図３】従来のＬＳＩのテスト方法を示す構成である。
５ 入力レジスタ
６ 出力レジスタ
７ コンパレータ
８ エンコーダ
９ メモリ
１０ テスト用バス
Claims (1)
- 【請求項１】 被検査回路のテストパターンを受け取
る入力レジスタと、被検査回路の動作結果の出力を受け
取る出力レジスタと、被検査回路が正常動作したときの
期待値を持ち、この期待値と出力レジスタの内容とを比
較するコンパレータと、この比較結果から不良箇所の有
無と不良箇所がわかるコードを出力するエンコーダとを
備えたことを特徴とするＬＳＩのテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027099A JPH04289468A (ja) | 1991-02-21 | 1991-02-21 | Ｌｓｉのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027099A JPH04289468A (ja) | 1991-02-21 | 1991-02-21 | Ｌｓｉのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04289468A true JPH04289468A (ja) | 1992-10-14 |
Family
ID=12211640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027099A Pending JPH04289468A (ja) | 1991-02-21 | 1991-02-21 | Ｌｓｉのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04289468A (ja) |
-
1991
- 1991-02-21 JP JP3027099A patent/JPH04289468A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| JPH11142484A (ja) | 並列シグネチャー圧縮回路及びその設計方法 | |
| JPH04289468A (ja) | Ｌｓｉのテスト方法 | |
| US6701472B2 (en) | Methods for tracing faults in memory components | |
| JPH02195599A (ja) | 情報処理装置 | |
| JPH04148258A (ja) | バス線試験方法および該方法を実施する装置 | |
| JPH0455774A (ja) | 同期型ｆｆ間のオーバディレイテスト方式 | |
| JP4564689B2 (ja) | ハードウェア機能検証方法及びハードウェア機能検証装置 | |
| JP2994267B2 (ja) | 半導体集積回路のスキャン試験装置 | |
| KR101124282B1 (ko) | 메모리 장치의 병렬 압축 테스트 장치 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH05249190A (ja) | Ｌｓｉ用テスタ | |
| JPH04236636A (ja) | 対話型システムの検査方法 | |
| JP2004144488A (ja) | 半導体試験装置 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JP2002311104A (ja) | 集積回路装置のテスト回路及びテスト方法 | |
| JP2006503360A (ja) | マイクロプロセッサ監視回路と分析ツールの間のデジタルメッセージ伝送の反復 | |
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPS58166489A (ja) | 情報圧縮回路 | |
| KR20070051973A (ko) | 선택적 테스트 벡터 압축 방법 및 장치 | |
| JPH04344540A (ja) | 検査系列生成方法 | |
| JPH05307900A (ja) | 半導体メモリ素子 | |
| JPH0635613A (ja) | 圧縮・伸長データ試験装置 | |
| JPS626324A (ja) | デ−タ検出装置 | |
| JPH03128470A (ja) | テスト容易化回路 |