JPH0429027B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電流検出回路に関する。

［従来の技術］ 従来より、電流検出用抵抗の両端の電圧をトラ
ンジスタのベース、エミツタ間に印加し、トラン
ジスタのベース、エミツタ間電圧（しきい値電
圧）V_BEを利用した電流検出回路が提案されてい
る。

［発明が解決しようとする課題］ このような電流検出回路では、トランジスタの
ベース、エミツタ間電圧V_BEの温度依存性のため
に、温度変化により検出電流が変化するという欠
点がある。また、電流検出用抵抗における電圧降
下が約0.7ボルトにならないと、検出信号が得ら
れないため、電圧損失が大きく低電圧回路では使
用できないという欠点がある。

この発明の目的は、検出電流精度の向上を図る
とともに、電圧損失を低減した電流検出回路を提
供することにある。

［課題を解決するための手段］ この発明の基本的特徴によれば、電流検出トラ
ンジスタのベース、エミツタ間に、ベース、コレ
クタ間に抵抗が設けられたトランジスタのエミツ
タ、コレクタ間電圧と電流検出用抵抗における電
圧との和の電圧が印加されるとともに、両トラン
ジスタのエミツタ電流密度が等しく設定される。

［実施例］ 以下、この発明を実施例とともに詳細に説明す
る。

第１図は、この発明の一実施例を示す基本的回
路図である。

検出すべき電流Ｉの電流路T₁，T₂間に電流−
電圧変換のための抵抗R₁₀₁が設けられる。この抵
抗R₁₀₁の一方の端子T₂にエミツタが接続された
トランジスタQ₁₅のベース、コレクタ間には抵抗
R₁₈が設けられる。そして、抵抗R₁₈とトランジ
スタQ₁₅のベースとの接続点には、バイアス用の
定電流回路I₂が設けられる。

一方、抵抗R₁₀₁の他方の端子T₁は、トランジ
スタQ₁₆のエミツタに接続される。このトランジ
スタQ₁₆のベースは、トランジスタQ₁₅のコレク
タと抵抗R₁₈の接続点に接続される。これによ
り、トランジスタQ₁₆のエミツタ、ベース間に
は、抵抗R₁₀₁における電圧とトランジスタQ₁₅の
エミツタ、コレクタ間電圧との和の電圧が印加さ
れる。

上記トランジスタQ₁₅のエミツタ、コレクタ間
電圧は、言い換えれば、トランジスタQ₁₅のベー
ス、エミツタ間電圧V_BEQ15から抵抗R₁₈における
電圧降下分（R₁₈×I₂）を差し引いた定電圧とな
る。

また、トランジスタQ₁₆のコレクタには、定電
流回路I₁が設けられ、トランジスタQ₁₆のコレク
タ電流と定電流I1との差の電流が出力信号OUT
として出力される。

上記トランジスタQ₁₅，Q₁₆のエミツタ電流密
度が略等しくなるように、トランジスタQ₁₅，
Q₁₆のエミツタ面積に対して、上記定電流I₁，I₂
の電流値が設定される。例えば、トランジスタ
Q₁₅，Q₁₆のエミツタ面積を同一とした場合には、
電流I₁とI₂とは等しく設定される。

トランジスタQ₁₆がオンする条件は、次式(1)に
より求められる。

V_BEQ16IR₁₀₁＋V_BEQ15−I₂R₁₈ …(1) ここで、トランジスタQ₁₆，Q₁₅のエミツタ電
流密度が等しく設定されていることにより、ま
た、電流I₁，I₂が等しく設定されていることによ
り、トランジスタQ₁₆がオンした状態では、
V_BEQ16とV_BEQ15が等しくなるため、上式(1)から
V_BEQ16とV_BEQ15を完全に除去することができ、次
式(2)のように変形することができる。

ＩR18／R101 ……(2) すなわち、Ｉ＜R18／R101I2の下では、トランジス タQ₁₆がオフして、コレクタ電流が流れないため
出力OUTには定電流I₁の吸い込み電流が得られ
る。

一方、ＩR18／R101I2の下では、トランジスタ Q₁₆がオンして、そのコレクタ電流が定電流I₁と
等しくなつたとき、出力端子OUTの電流が零と
なり、ＩR18／R101I2以上の電流が電流路T₁，T₂ 間に流れることを検出できる。

上記条件式から明らかなように、トランジスタ
Q₁₆，Q₁₅のベース、エミツタ間電圧が相殺され
ることの結果、トランジスタの温度依存性に影響
されて検出すべき電流値がバラツクということが
なくなり、従つて温度補償されることとなる。ま
た、トランジスタQ₁₅，Q₁₆を同一のシリコンチ
ツプに形成することにより、そのベース、エミツ
タ間電圧V_BEの製造上のバラツキに対して検出す
べき電流値が影響されることもない。このことに
より、高精度の電流検出を行なうことができる。

また、抵抗R₁₀₁における必要最小の電圧降下
は、抵抗R₁₈における電圧降下R₁₈×I₂で設定で
き、トランジスタQ₁₆のベース、エミツタ間電圧
V_BEQ16以下の小さな電圧値となる。したがつて、
電流路における電圧損失も小さくできるし、その
用途の拡大を図ることができる。

第２図は、この発明をモータ駆動回路に応用し
た場合の一実施例の回路図である。

このモータ駆動回路は、特に限定されないが、
カセツト式テープレコーダに用いられる。

第２図において、点線で囲まれた部分の回路素
子は、周知の半導体製造方法によつて１個のシリ
コンチツプに形成される。また、丸で囲まれた数
字は端子番号である。

この実施例回路は、大きく分けると、ボルテー
ジフオロワ回路としてのエミツタフオロワ電流増
幅回路と、サージ保護回路と、バイアス回路及び
この発明にかかる電流検出回路を用いた電流制限
回路とにより構成される。

エミツタフオロワ回路は、ダーリントン形態の
駆動トランジスタQ₁₁、出力トランジスタQ₁₂と、
その入出力であるトランジスタQ₁₁のベースとト
ランジスタQ₁₂のエミツタ間に設けられたバイア
ス回路とにより構成される。このバイアス回路
は、次の各素子により構成される。すなわち、ベ
ース、エミツタ間に抵抗R₁₄が設けられ、ベー
ス、コレクタ間にダイオード（ダイオード形態の
トランジスタを含む）Q₁₄が設けられたトランジ
スタQ₁₃におけるベース、コレクタ間電圧がバイ
アス電圧として、トランジスタQ₇，Q₈のベース、
エミツタを通して、上記トランジスタQ₁₁，Q₁₂
のベース、エミツタ間に印加される。トランジス
タQ₁₃のコレクタには、定電流トランジスタQ₆か
ら、上記バイアス電圧を形成するためのバイアス
電流が供給されている。

なお、このエミツタフオロワ回路には、負荷に
対する電流引き抜き回路として、言い換えれば、
出力の低インピーダンス化のために、出力トラン
ジスQ₁₂にカスケード接続されたトランジスタ
Q₁₀が設けられる。このトランジスタQ₁₀のベー
スには、バイアス回路を構成するトランジスタ
Q₈のコレクタ分圧電流で駆動される反転トラン
ジスタQ₉のコレクタ電流が入力される。これに
より、出力トランジスタQ₁₂に対してトランジス
タQ₁₀を相補的に動作させることができる。

一方、抵抗R₃とツエナーダイオードZDで形成
された定電流がベースに印加され、エミツタに抵
抗R₁，R₂で分圧された電源電圧V_CCが印加された
トランジスタQ₁は、サージ電圧検出トランジス
タである。このトランジスタQ₁のコレクタには
抵抗R₄が設けられ、そのサージ検出電圧で制御
されるサージ保護トランジスタQ₁₇，Q₁₉のオン
動作により、駆動トランジスタQ₁₁、出力トラン
ジスタQ₁₂が強制的にオフさせられる。

また、次に説明する電流制限回路のバイアス電
流を形成する定電流源回路のトランジスタQ₂も
サージ検出電圧で同様に制限されるサージ保護ト
ランジスタQ₁₈のオン動作により強制的にオフさ
せられる。

出力トランジスタQ₁₂のコレクタは、４番端子
に接続される。そして、４番端子と電源電圧V_CC
が供給される５番端子との間に電流検出用抵抗
R₁₀₁が外付け部品として接続されている。

この４番端子と５番端子に前記説明したような
電流検出回路を構成するトランジスタQ₁₅，Q₁₆
及び抵抗R₁₈が設けられる。トランジスタQ₂₀は、
トランジスタQ₁₅へのバイアス電流を流すための
定電流I₂を形成する。また、トランジスタQ₃は、
前記定電流I₁を形成するものである。

これらの定電流I₁，I₂は、上記ツエナーダイオ
ードZDで形成された定電圧に基づいて形成され
る。すなわち、上記ツエナー定電圧がベースに印
加されたトランジスタQ₂₂のエミツタに、抵抗R₅
とダイオード形態のトランジスタQ₂及びエミツ
タ抵抗R₆とにより定電圧を形成し、上記定電流
トランジスタQ₃，Q₂₀のベースに印加するもので
ある。そして、上記定電流トランジスタQ₂のコ
レクタから得られる定電流I₁は、電流ミラー回路
を構成するトランジスタQ₄，Q₅を介して、駆動
トランジスタQ₁₁へのベース駆動電流としても用
いられる。なお、上記トランジスタQ₄とともに、
定電流トランジスタQ₆も電流ミラー回路を構成
し、バイアス回路への定電流が形成される。

なお、この実施例にける電流検出回路には、後
述する電流制限動作時の発振を防止するためにト
ランジスタQ₁₆のベースには、ローパスフイルタ
を構成する抵抗R₂₀とコンデンサC₂が設けられて
いる。トランジスタQ₁₆のベースだけ抵抗R₂₀を
挿入したのでは、前記電流検出動作に影響を及ぼ
すので、同様な抵抗値の抵抗R₁₉をトランジスタ
Q₁₆のベースに挿入して、ベース電流に電圧降下
を両トランジスタQ₁₅，Q₁₆間で等しくするもの
である。

この実施例回路の動作は、次に説明で理解され
よう。

２番端子から印加された入力電圧V_INは、トラ
ンジスタQ₇のエミツタ、ベースを通して駆動ト
ランジスタQ₁₁のベースに伝えられる。したがつ
て、出力トランジスタQ₁₂のエミツタに接続され
た１番端子から得られる出力電圧V_OUTは、V_IN−
V_BEQ12の電圧となり、負荷である直流モータを駆
動する。このモータの回転数は、電圧変換されて
入力側に帰還され、所定の回転数を得、電圧V_IN
が形成される（図示せず）。

この直流モータへの電流が許容値内である場合
には、トランジスタQ₁₆がオフしているので、駆
動トランジスタQ₁₁、及びバイアス回路のトラン
ジスタQ₁₂のコレクタには、上記定電流I₁が供給
されている。

そして、出力トランジスタQ₁₂を通して直流モ
ータに過大電流が流れると、トランジスタQ₁₆が
オンして、定電流I₁を形成するトランジスタQ₃へ
電流を供給するため、相対的に電流ミラー回路を
介して駆動トランジスタQ₁₁及びバイアス回路へ
の電流が減少して、トランジスタQ₁₂に流れる電
流を制限することができる。これにより、出力ト
ランジスタQ₁₂及びモーターの破損を防止するこ
とができる。

この実施例のように、電流検出回路を構成する
トランジスタQ₁₅，Q₁₆及び抵抗R₁₈と定電流I₁，
I₂を形成する回路を同一のシリコンチツプに形成
した場合には、トランジスタQ₁₅，Q₁₆の特性が
そろつたものが形成できることの他、抵抗R₁₈に
おける電圧降下は精度良く形成できる抵抗R₅，
R₆，R_L，R₁₁及びR₁₈における抵抗比で決定され
るため、素子のバラツキの影響を受けることな
く、高精度の電流検出を行うことができる。

すなわち、トランジスタQ₁₆がオンする電圧は
抵抗R₁₈と抵抗R₁₀₁との電圧降下が等しくなつた
ときであるからである。

第３図には、この発明の他の一実施例を示す回
路図が示されている。

この実施例では、エミツタフオロワ出力トラン
ジスタQ₁₂エミツタ側に電流検出用抵抗R₁₀₁が設
けられる。したがつて、電流検出回路を構成する
トランジスタQ₁₅′，Q₁₆′は、前記実施例と異なり
npnトランジスタが用いられ、バイアス電流I₁′，
I₂′も押し出し定電流に置き換えられている。

また、電流検出トランジスタQ₁₆′は、出力トラ
ンジスタQ₁₂のベース、エミツタ間に挿入され、
出力トランジスタQ₁₂のベース電流を直接制限す
るものとされている。そして、トランジスタ
Q₁₆′がオン動作時における発振防止の為の抵抗
R₂₀、コンデンサC₂と、補償抵抗R₁₉が前記同様
に設けられている。

また、出力トランジスタQ₁₂のベースには、増
幅トランジスタQ₂₁と、そのコレクタに設けられ
上記バイアス電流源I₁′としても作用する定電流
負荷とで構成された電圧増幅信号が印加される。

この回路の動作は、トランジスタQ₁₂のエミツ
タ電流が所定の電流値以上になるとトランジスタ
Q₁₆′がオンして、トランジスタQ₁₂へのベース電
流を制限することにより、前記同様な保護動作を
行うものである。

上記出力トランジスタQ₁₂に対してカスケード
接続され、出力トランジスタQ₁₂に対して出力中
点電圧で切り換えられる出力トランジスタを追加
すれば、この実施例回路はＢ級プツシユプル出力
回路に変形することができる。

この発明は、電流検出回路として、各種電流制
限回路等に広く利用できるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す基本的回
路図、第２図、第３図は、それぞれこの発明の一
実施例を示す具体的回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 検出すべき電流の経路に設けられた第１抵抗
   R₁₀₁と、上記第１抵抗R₁₀₁における基準となる一
   方の端子にエミツタが接続された第１トランジス
   タQ₁₅のベース、コレクタ間に設けられた上記第
   １トランジスタQ₁₅のコレクタ電流が流れる第２
   抵抗R₁₈と、上記第１トランジスタQ₁₅のエミツ
   タ、コレクタ間電圧と上記第１抵抗R₁₀₁で発生し
   た電圧の和の電圧がエミツタ、ベース間に印加さ
   れた第２トランジスタQ₁₆と、上記第２トランジ
   スタQ₁₆のコレクタに接続された第１定電流回路
   I₁と、上記第１トランジスタQ₁₅のベースに接続
   された第２定電流回路I₂とを含み、上記第１トラ
   ンジスタQ₁₅、第２トランジスタQ₁₆のエミツタ
   電流密度を略等しくして上記第１、第２定電流回
   路I1，I2の電流値を設定し、上記第２トランジス
   タQ₁₆のコレクタより検出信号を得るものとし、
   上記第１、第２トランジスタQ₁₅，Q₁₆及び第１、
   第２定電流回路I₁，I₂が同一のシリコンチツプに
   形成されることを特徴とする電流検出回路。 ２ 上記第１トランジスタQ₁₅、上記第２トラン
   ジスタQ₁₆のエミツタサイズを等しくし、かつ上
   記第１定電流回路I₁、上記第１定電流回路I₂の電
   流値を等しくしたことを特徴とする特許請求の範
   囲第１項記載の電流検出回路。 ３ 検出すべき電流は、パワー出力トランジスタ
   に流れる電流であり、検出信号は上記パワー出力
   トランジスタの入力電流を制限するものであるこ
   とを特徴とする特許請求の範囲第１項又は、第２
   項記載の電流検出回路。