JPH04291430A - プログラムトレース方式 - Google Patents
プログラムトレース方式Info
- Publication number
- JPH04291430A JPH04291430A JP3055334A JP5533491A JPH04291430A JP H04291430 A JPH04291430 A JP H04291430A JP 3055334 A JP3055334 A JP 3055334A JP 5533491 A JP5533491 A JP 5533491A JP H04291430 A JPH04291430 A JP H04291430A
- Authority
- JP
- Japan
- Prior art keywords
- man
- machine interface
- program
- processor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は負荷分散型マルチプロセ
ッサプログラム蓄積交換機に関し、特にプログラムトレ
ース方式に関する。
ッサプログラム蓄積交換機に関し、特にプログラムトレ
ース方式に関する。
【０００２】
【従来の技術】従来、負荷分散マルチプロセッサプログ
ラム蓄積交換機において、例えば障害対応等によりプロ
グラムの実動作のトレース作業を行なう場合は、負荷が
軽減した時間帯にプロセッサの数を減らし、残りのプロ
セッサにトレース機器を接続する第１の方法と、全ての
プロセッサに同時にトレース機器を接続する方法があっ
た。
ラム蓄積交換機において、例えば障害対応等によりプロ
グラムの実動作のトレース作業を行なう場合は、負荷が
軽減した時間帯にプロセッサの数を減らし、残りのプロ
セッサにトレース機器を接続する第１の方法と、全ての
プロセッサに同時にトレース機器を接続する方法があっ
た。
【０００３】
【発明が解決しようとする課題】上述した従来の負荷分
散マルチプロセッサプログラム蓄積交換機のプログラム
トレース方式における第１の方法では、負荷が軽減した
時にプログラムトレース機器でプログラムトレースを行
なっているので負荷が軽減するまで待たなくてはいけな
いという欠点があり、また第１の方法ではすべてのプロ
セッサにプログラムトレース機器を接続し同時に操作し
てプログラムトレースを行なわなければならないので、
プログラムトレース操作が煩雑であるという欠点があっ
た。
散マルチプロセッサプログラム蓄積交換機のプログラム
トレース方式における第１の方法では、負荷が軽減した
時にプログラムトレース機器でプログラムトレースを行
なっているので負荷が軽減するまで待たなくてはいけな
いという欠点があり、また第１の方法ではすべてのプロ
セッサにプログラムトレース機器を接続し同時に操作し
てプログラムトレースを行なわなければならないので、
プログラムトレース操作が煩雑であるという欠点があっ
た。
【０００４】
【課題を解決するための手段】本発明のプログラムトレ
ース方式は負荷分散マルチプロセッサプログラム蓄積交
換機において、複数の負荷分散マルチプロセッサと、マ
ンマシンインタフェース端末を接続収容しマンマシンイ
ンタフェースを司どるマンマシンインタフェースプロセ
ッサと、前記交換機が接続収容する各種端末装置のイベ
ントを検出する端末イベント検出プロセッサとをプロセ
ッサバスで接続し、前記負荷分散プロセッサは、プログ
ラムトレース回路と中央処理装置とをそれぞれ備え、前
記中央処理装置は前記マンマシンインタフェース端末が
入力したアドレス情報に従い当該アドレスのプログラム
トレースの実行を前記プログラムトレース回路に指示し
かつ、指示したプログラムトレース結果を蓄積し、前記
負荷のプロセッサが前記端末イベント検出プロセッサが
検出したイベント処理中に前記マンマシンインタフェー
ス端末が入力したアドレス情報を検出したとき先に蓄積
した前記プログラムトレース結果を前記マンマシンイン
タフェースプロセッサを介し前記マンマシンインタフェ
ース端末に転送することを特徴とする。
ース方式は負荷分散マルチプロセッサプログラム蓄積交
換機において、複数の負荷分散マルチプロセッサと、マ
ンマシンインタフェース端末を接続収容しマンマシンイ
ンタフェースを司どるマンマシンインタフェースプロセ
ッサと、前記交換機が接続収容する各種端末装置のイベ
ントを検出する端末イベント検出プロセッサとをプロセ
ッサバスで接続し、前記負荷分散プロセッサは、プログ
ラムトレース回路と中央処理装置とをそれぞれ備え、前
記中央処理装置は前記マンマシンインタフェース端末が
入力したアドレス情報に従い当該アドレスのプログラム
トレースの実行を前記プログラムトレース回路に指示し
かつ、指示したプログラムトレース結果を蓄積し、前記
負荷のプロセッサが前記端末イベント検出プロセッサが
検出したイベント処理中に前記マンマシンインタフェー
ス端末が入力したアドレス情報を検出したとき先に蓄積
した前記プログラムトレース結果を前記マンマシンイン
タフェースプロセッサを介し前記マンマシンインタフェ
ース端末に転送することを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００６】図１は本発明の一実施例を示すマルチプロ
セッサのパス接続図、図２は本実施例の負荷分散プロセ
ッサ１−１〜１−ｎにそれぞれ内蔵するトレース機能の
ブロック図である。
セッサのパス接続図、図２は本実施例の負荷分散プロセ
ッサ１−１〜１−ｎにそれぞれ内蔵するトレース機能の
ブロック図である。
【０００７】図１において負荷分散プロセッサ１−１〜
１−ｎと、マンマシンインタフェース端末６を接続収容
しマンマシンインタフェースを司どるマンマシンインタ
フェースプロセッサ２と、交換機に接続収容する各種端
末装置のイベントを検出する端末イベント検出プロセッ
サ３とはそれぞれプロセッサバスインタフェース４を介
してプロセッサバス５に接続されている。また図２のト
レース機能はプログラムトレースを実行するトレース回
路１３とこれを制御しトレース結果を蓄積する中央制御
装置を備えている。
１−ｎと、マンマシンインタフェース端末６を接続収容
しマンマシンインタフェースを司どるマンマシンインタ
フェースプロセッサ２と、交換機に接続収容する各種端
末装置のイベントを検出する端末イベント検出プロセッ
サ３とはそれぞれプロセッサバスインタフェース４を介
してプロセッサバス５に接続されている。また図２のト
レース機能はプログラムトレースを実行するトレース回
路１３とこれを制御しトレース結果を蓄積する中央制御
装置を備えている。
【０００８】マンマシンインタフェース端末６から負荷
分散プロセッサ１−１〜１−ｎにてプログラムトレース
するアドレス情報を入力する。マンマシンインタフェー
スプロセッサ２はトレースするアドレス情報をプロセッ
サバス５を介して負荷分散プロセッサ１−１〜１−ｎに
それぞれ伝達する。負荷分散プロセッサ１−１〜１−ｎ
では、それぞれ内蔵されている図２の中央処理装置１０
がプロセッサバスインタフェース４を介してプロセッサ
バス５から受け取ったプログラムトレースのアドレス情
報トレース回路１３に当該プログラムトレースの実行を
指示する。その後端末イベント検出プロセッサ３からイ
ベントが検出され、その情報が負荷分散プロセッサ１−
１〜１−ｎのうち空状態のプロセッサに伝達され、イベ
ントが処理される。負荷分散プロセッサ１−１〜１−ｎ
のいずれかでイベント処理中に先にマンマシンインタフ
ェース端末６から設定されたトレースアドレスが検出さ
れると、中央処理装置１０に蓄積されているプログラム
トレース結果がプロセッサバス５を介してマンマシンイ
ンタフェースプロセッサ２に転送される。マンマシンイ
ンタフェースプロセッサ２では、マンマシンインタフェ
ース端末６にプログラムトレース結果を転送するととも
に、トレースアドレス解除情報をプロセッサバス５を介
して負荷分散プロセッサ１−１〜１−ｎに伝達する。
分散プロセッサ１−１〜１−ｎにてプログラムトレース
するアドレス情報を入力する。マンマシンインタフェー
スプロセッサ２はトレースするアドレス情報をプロセッ
サバス５を介して負荷分散プロセッサ１−１〜１−ｎに
それぞれ伝達する。負荷分散プロセッサ１−１〜１−ｎ
では、それぞれ内蔵されている図２の中央処理装置１０
がプロセッサバスインタフェース４を介してプロセッサ
バス５から受け取ったプログラムトレースのアドレス情
報トレース回路１３に当該プログラムトレースの実行を
指示する。その後端末イベント検出プロセッサ３からイ
ベントが検出され、その情報が負荷分散プロセッサ１−
１〜１−ｎのうち空状態のプロセッサに伝達され、イベ
ントが処理される。負荷分散プロセッサ１−１〜１−ｎ
のいずれかでイベント処理中に先にマンマシンインタフ
ェース端末６から設定されたトレースアドレスが検出さ
れると、中央処理装置１０に蓄積されているプログラム
トレース結果がプロセッサバス５を介してマンマシンイ
ンタフェースプロセッサ２に転送される。マンマシンイ
ンタフェースプロセッサ２では、マンマシンインタフェ
ース端末６にプログラムトレース結果を転送するととも
に、トレースアドレス解除情報をプロセッサバス５を介
して負荷分散プロセッサ１−１〜１−ｎに伝達する。
【０００９】
【発明の効果】以上説明したように本発明はマンマシン
インタフェースを司どるプロセッサと負荷分散している
マルチプロセッサとをプロセッサバスで接続し、負荷分
散しているマルチプロセッサはプログラムトレース結果
を蓄え、マンマシンインタフェースプロセッサにデータ
通信することにより、すべてのプロセッサにプログラム
トレース用の機器を接続することなく、既設のマンマシ
ンインタフェース端末により実動作のプログラムトレー
スができる効果がある。
インタフェースを司どるプロセッサと負荷分散している
マルチプロセッサとをプロセッサバスで接続し、負荷分
散しているマルチプロセッサはプログラムトレース結果
を蓄え、マンマシンインタフェースプロセッサにデータ
通信することにより、すべてのプロセッサにプログラム
トレース用の機器を接続することなく、既設のマンマシ
ンインタフェース端末により実動作のプログラムトレー
スができる効果がある。
【図１】本発明の一実施例を示すマルチプロセッサのバ
ス接続図である。
ス接続図である。
【図２】図１における負荷分散プロセッサに内蔵されて
いるトレース機能のブロック図である。
いるトレース機能のブロック図である。
１−１〜１−ｎ 負荷分散プロセッサ２
マンマシンインタフェースプロセッサ３ 端末イ
ベント検出プロセッサ４ プロセッサバスインタ
フェース５ プロセッサバス
マンマシンインタフェースプロセッサ３ 端末イ
ベント検出プロセッサ４ プロセッサバスインタ
フェース５ プロセッサバス
Claims (1)
- 【請求項１】 負荷分散マルチプロセッサプログラム
蓄積交換機において、複数の負荷分散マルチプロセッサ
と、マンマシンインタフェース端末を接続収容しマンマ
シンインタフェースを司どるマンマシンインタフェース
プロセッサと、前記交換機が接続収容する各種端末装置
のイベントを検出する端末イベント検出プロセッサとを
プロセッサバスで接続し、前記負荷分散プロセッサは、
プログラムトレース回路と中央処理装置とをそれぞれ備
え、前記中央処理装置は前記マンマシンインタフェース
端末が入力したアドレス情報に従い当該アドレスのプロ
グラムトレースの実行を前記プログラムトレース回路に
指示しかつ、指示したプログラムトレース結果を蓄積し
、前記負荷のプロセッサが前記端末イベント検出プロセ
ッサが検出したイベント処理中に前記マンマシンインタ
フェース端末が入力したアドレス情報を検出したとき先
に蓄積した前記プログラムトレース結果を前記マンマシ
ンインタフェースプロセッサを介し前記マンマシンイン
タフェース端末に転送することを特徴とするプログラム
トレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055334A JPH04291430A (ja) | 1991-03-20 | 1991-03-20 | プログラムトレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055334A JPH04291430A (ja) | 1991-03-20 | 1991-03-20 | プログラムトレース方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291430A true JPH04291430A (ja) | 1992-10-15 |
Family
ID=12995639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055334A Pending JPH04291430A (ja) | 1991-03-20 | 1991-03-20 | プログラムトレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07152611A (ja) * | 1993-09-28 | 1995-06-16 | Siemens Ag | エラー解析用のトレーサシステム |
| WO2000060828A1 (en) * | 1999-03-31 | 2000-10-12 | Fujitsu Limited | Data communication processing device and method and recording medium storing data communication processing program |
-
1991
- 1991-03-20 JP JP3055334A patent/JPH04291430A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07152611A (ja) * | 1993-09-28 | 1995-06-16 | Siemens Ag | エラー解析用のトレーサシステム |
| WO2000060828A1 (en) * | 1999-03-31 | 2000-10-12 | Fujitsu Limited | Data communication processing device and method and recording medium storing data communication processing program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| JPH04291430A (ja) | プログラムトレース方式 | |
| CA2002966A1 (en) | Method of checking test program in duplex processing apparatus | |
| JPS55153022A (en) | Transmission system for input-output signal | |
| Krauter et al. | MPS beam control software architecture | |
| JPH063924B2 (ja) | ポーリング制御方法 | |
| JPS6077255A (ja) | 複数バス制御方式 | |
| JPS59703A (ja) | シ−ケンス制御方式 | |
| JPH04301945A (ja) | 高効率マルチキャスト方式 | |
| JPH02309843A (ja) | 公衆回線における発呼要求制御方式 | |
| JPS621396A (ja) | ボタン電話装置 | |
| JPS62243039A (ja) | 分散制御式交換機のプロセツサ状態監視方式 | |
| JPH03250852A (ja) | センタｎｃｕ装置 | |
| JPS60204062A (ja) | マルチデ−タ処理システム | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPH0264750A (ja) | 同期的メモリダンプ情報収集方式 | |
| JPS614352A (ja) | システム監視試験方式 | |
| JPH03218553A (ja) | Ｄｍａ伝送データ受信装置 | |
| JPH02125304A (ja) | プログラマブルコントローラ | |
| JPH01204170A (ja) | 分散処理制御方式 | |
| JPH04100168A (ja) | マルチプロセッサシステム | |
| JPS5962261A (ja) | 電子交換機の障害検出方法 | |
| JPS594053B2 (ja) | 障害通知方式 | |
| JPH01149637A (ja) | ポーリング制御応答監視方式 |