JPH04291532A - ディジタル伝送路の切替装置 - Google Patents
ディジタル伝送路の切替装置Info
- Publication number
- JPH04291532A JPH04291532A JP3119563A JP11956391A JPH04291532A JP H04291532 A JPH04291532 A JP H04291532A JP 3119563 A JP3119563 A JP 3119563A JP 11956391 A JP11956391 A JP 11956391A JP H04291532 A JPH04291532 A JP H04291532A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- digital
- storage means
- phase difference
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 63
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、2系統のディジタル伝
送路を持つ伝送システムにおける系統を切り替えるディ
ジタル伝送路の切替装置に関する。
送路を持つ伝送システムにおける系統を切り替えるディ
ジタル伝送路の切替装置に関する。
【0002】
【従来の技術】この種のディジタル伝送路の切替装置に
は、N系伝送路とE系伝送路から送られてくる伝送路信
号を切り替えるリレーにより構成されているものがある
。このようなディジタル伝送路の切替装置の一例が図2
に示されている。
は、N系伝送路とE系伝送路から送られてくる伝送路信
号を切り替えるリレーにより構成されているものがある
。このようなディジタル伝送路の切替装置の一例が図2
に示されている。
【0003】図2に示される従来のディジタル伝送路の
切替装置では、伝送多重化装置送信部10より送られて
くるディジタル伝送路信号は、各々N系伝送路12およ
びE系伝送路13を通り、ディジタル伝送路切替スイッ
チ14の切替リレー接点16までくる。そして、切替リ
レー接点16によりN系伝送路12を介して送られてき
た信号を伝送多重化装置受信部11が受信する。ここで
、切替スイッチ9を閉じると、切替リレー15が動作し
、その接点16により、伝送多重化装置受信部11は、
E系伝送路13を介して送られてくる信号を受信するこ
とになる。
切替装置では、伝送多重化装置送信部10より送られて
くるディジタル伝送路信号は、各々N系伝送路12およ
びE系伝送路13を通り、ディジタル伝送路切替スイッ
チ14の切替リレー接点16までくる。そして、切替リ
レー接点16によりN系伝送路12を介して送られてき
た信号を伝送多重化装置受信部11が受信する。ここで
、切替スイッチ9を閉じると、切替リレー15が動作し
、その接点16により、伝送多重化装置受信部11は、
E系伝送路13を介して送られてくる信号を受信するこ
とになる。
【0004】
【発明が解決しようとする課題】この従来のディジタル
伝送路の切替装置において、N系伝送路とE系伝送路と
の切り替えを行った場合、次のような問題点が生じる。 すなわち、それぞれの伝送路での絶対遅延時間が異なる
ため、ディジタル伝送路信号を受信する多重化装置では
、位相差による同期外れとなり、同期確立までの間、伝
送路信号が断状態となる。
伝送路の切替装置において、N系伝送路とE系伝送路と
の切り替えを行った場合、次のような問題点が生じる。 すなわち、それぞれの伝送路での絶対遅延時間が異なる
ため、ディジタル伝送路信号を受信する多重化装置では
、位相差による同期外れとなり、同期確立までの間、伝
送路信号が断状態となる。
【0005】本発明の目的は、このような欠点を除去し
、伝送路を切り替えたときに、伝送路信号の断を防止す
るディジタル伝送路の切替装置を提供することにある。
、伝送路を切り替えたときに、伝送路信号の断を防止す
るディジタル伝送路の切替装置を提供することにある。
【0006】
【課題を解決するための手段】本発明は、現用および予
備用の伝送路からのディジタル信号を切替スイッチによ
り選択して送り出すディジタル伝送路の切替装置におい
て、現用の伝送路からのディジタル信号を一旦、蓄積し
てから送り出す第1の蓄積手段と、予備用の伝送路から
のディジタル信号を一旦、蓄積してから送り出す第2の
蓄積手段と、第1および第2の蓄積手段に蓄積されてい
るディジタル信号の位相差を検出し、検出した位相差に
基づいて第2の蓄積手段を制御して、第2の蓄積手段か
ら送り出されるディジタル信号の位相を、第1の蓄積手
段から送り出されるディジタル信号の位相に合わせる制
御手段と、切替スイッチにより、第1または第2の蓄積
手段からのディジタル信号を切り替えて送り出す切替手
段とを有することを特徴とせている。
備用の伝送路からのディジタル信号を切替スイッチによ
り選択して送り出すディジタル伝送路の切替装置におい
て、現用の伝送路からのディジタル信号を一旦、蓄積し
てから送り出す第1の蓄積手段と、予備用の伝送路から
のディジタル信号を一旦、蓄積してから送り出す第2の
蓄積手段と、第1および第2の蓄積手段に蓄積されてい
るディジタル信号の位相差を検出し、検出した位相差に
基づいて第2の蓄積手段を制御して、第2の蓄積手段か
ら送り出されるディジタル信号の位相を、第1の蓄積手
段から送り出されるディジタル信号の位相に合わせる制
御手段と、切替スイッチにより、第1または第2の蓄積
手段からのディジタル信号を切り替えて送り出す切替手
段とを有することを特徴とせている。
【0007】前述した本発明の制御手段は、第2の蓄積
手段の読み出しをするリードカウンタ部と、第1および
第2の蓄積手段に蓄積されているディジタル信号の位相
差を検出し、検出した位相差を補正するようにリードカ
ウンタ部の読み出しを制御するコンパレータ部とを有す
るのが好適である。
手段の読み出しをするリードカウンタ部と、第1および
第2の蓄積手段に蓄積されているディジタル信号の位相
差を検出し、検出した位相差を補正するようにリードカ
ウンタ部の読み出しを制御するコンパレータ部とを有す
るのが好適である。
【0008】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【0009】図1は、本発明の一実施例を示すブロック
図である。本実施例であるディジタル伝送路の切替装置
1には、N系伝送路12とE系伝送路13と切替スイッ
チ9と伝送多重化装置受信部11とが接続されている。
図である。本実施例であるディジタル伝送路の切替装置
1には、N系伝送路12とE系伝送路13と切替スイッ
チ9と伝送多重化装置受信部11とが接続されている。
【0010】このような本実施例であるディジタル伝送
路の切替装置は、メモリ部2,3と、コンパレータ部4
と、リードカウンタ部5と、アンド(AND)ゲート6
,7と、インバータ8とを備えている。
路の切替装置は、メモリ部2,3と、コンパレータ部4
と、リードカウンタ部5と、アンド(AND)ゲート6
,7と、インバータ8とを備えている。
【0011】メモリ部2は、N系伝送路12を介して送
られてくるディジタル伝送路信号を一旦、蓄積するN系
メモリ部である。メモリ3も、同じくE系メモリである
。
られてくるディジタル伝送路信号を一旦、蓄積するN系
メモリ部である。メモリ3も、同じくE系メモリである
。
【0012】コンパレータ部4は、そのメモリ部2,3
に蓄積されている伝送路信号の位相差を検出し、その位
相差のみ補正する様リードカウンタをコントロールする
ためのコンパレータである。
に蓄積されている伝送路信号の位相差を検出し、その位
相差のみ補正する様リードカウンタをコントロールする
ためのコンパレータである。
【0013】リードカウンタ部5は、コンパレータ部4
に制御され、メモリ部3の信号を読み出す。
に制御され、メモリ部3の信号を読み出す。
【0014】ANDゲート6はN系信号をゲート制御し
、ANDゲート7はE系信号をゲート制御する。
、ANDゲート7はE系信号をゲート制御する。
【0015】インバータ8は、切替スイッチ9からの切
替信号を反転するインバータである。
替信号を反転するインバータである。
【0016】次に、本実施例の動作について説明する。
【0017】切替スイッチ9が開状態のとき、切替スイ
ッチ9からの信号が“ハイ”となる。この“ハイ”の信
号により、N系ANDゲート6は開状態となる。また、
インバータ8は、切替スイッチ9からの、“ハイ”の信
号を反転し、“ロー”の信号を送り出す。この“ロー”
の信号により、E系ANDゲート7は、閉状態となる。 これにより、伝送多重化装置受信部11は、N系伝送路
12を介してきたディジタル伝送路信号を受信している
。
ッチ9からの信号が“ハイ”となる。この“ハイ”の信
号により、N系ANDゲート6は開状態となる。また、
インバータ8は、切替スイッチ9からの、“ハイ”の信
号を反転し、“ロー”の信号を送り出す。この“ロー”
の信号により、E系ANDゲート7は、閉状態となる。 これにより、伝送多重化装置受信部11は、N系伝送路
12を介してきたディジタル伝送路信号を受信している
。
【0018】この時、E系伝送路13を介してきた信号
は、E系メモリ部3に一旦、蓄積される。コンパレータ
部4は、N系信号との位相差を検出し、その位相差分の
みリードカウンタ5の遅延を制御する。これにより、N
系メモリ部2から出力される信号とE系メモリ部3から
出力される信号の位相差は無くなり、全く同一の伝送路
信号がN系ANDゲート6およびE系ANDゲート7の
入力側に伝達される。
は、E系メモリ部3に一旦、蓄積される。コンパレータ
部4は、N系信号との位相差を検出し、その位相差分の
みリードカウンタ5の遅延を制御する。これにより、N
系メモリ部2から出力される信号とE系メモリ部3から
出力される信号の位相差は無くなり、全く同一の伝送路
信号がN系ANDゲート6およびE系ANDゲート7の
入力側に伝達される。
【0019】このような状態となっているときに、切替
スイッチ9を閉状態にすると、N系ANDゲート6は閉
状態になり、E系ANDゲート7はインバータ8の信号
により開状態となる。伝送多重化装置受信部11は同一
位相信号を受信しているので、同期状態は維持継続され
る。
スイッチ9を閉状態にすると、N系ANDゲート6は閉
状態になり、E系ANDゲート7はインバータ8の信号
により開状態となる。伝送多重化装置受信部11は同一
位相信号を受信しているので、同期状態は維持継続され
る。
【0020】このように、本実施例であるディジタル伝
送路の切替装置は、伝送多重化装置受信部において、位
相差による同期外れを防止するので、伝送路信号が断状
態とならない。
送路の切替装置は、伝送多重化装置受信部において、位
相差による同期外れを防止するので、伝送路信号が断状
態とならない。
【0021】
【発明の効果】以上説明したように、本発明は、異なっ
た伝送遅延時間が発生する2系統の伝送路を有するシス
テムにおいて、系の切り替えを行っても伝送路のディジ
タル信号の断が発生しないため、計画作業等において系
統の切り替えを行っても、伝送路信号に影響を与えない
という効果を有する。
た伝送遅延時間が発生する2系統の伝送路を有するシス
テムにおいて、系の切り替えを行っても伝送路のディジ
タル信号の断が発生しないため、計画作業等において系
統の切り替えを行っても、伝送路信号に影響を与えない
という効果を有する。
【図1】本発明の一実施例を示すブロック図である。
【図2】従来のディジタル伝送路の切替装置の一例を示
すブロック図である。
すブロック図である。
1 ディジタル伝送路の切替装置
2 N系メモリ部
3 E系メモリ部
4 コンパレータ部
5 リードカウンタ部
6 N系ANDゲート
7 E系ANDゲート
8 インバータ
9 切替スイッチ
10 伝送多重化装置送信部
11 伝送多重化装置受信部
12 N系伝送路
13 E系伝送路
Claims (2)
- 【請求項1】現用および予備用の伝送路からのディジタ
ル信号を切替スイッチにより選択して送り出すディジタ
ル伝送路の切替装置において、現用の伝送路からのディ
ジタル信号を一旦、蓄積してから送り出す第1の蓄積手
段と、予備用の伝送路からのディジタル信号を一旦、蓄
積してから送り出す第2の蓄積手段と、第1および第2
の蓄積手段に蓄積されているディジタル信号の位相差を
検出し、検出した位相差に基づいて第2の蓄積手段を制
御して、第2の蓄積手段から送り出されるディジタル信
号の位相を、第1の蓄積手段から送り出されるディジタ
ル信号の位相に合わせる制御手段と、切替スイッチによ
り、第1または第2の蓄積手段からのディジタル信号を
切り替えて送り出す切替手段とを有することを特徴とす
るディジタル伝送路の切替装置。 - 【請求項2】前記制御手段は、第2の蓄積手段の読み出
しをするリードカウンタ部と、第1および第2の蓄積手
段に蓄積されているディジタル信号の位相差を検出し、
検出した位相差を補正するようにリードカウンタ部の読
み出しを制御するコンパレータ部とを有する請求項1記
載のディジタル伝送路の切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119563A JPH04291532A (ja) | 1991-03-19 | 1991-03-19 | ディジタル伝送路の切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119563A JPH04291532A (ja) | 1991-03-19 | 1991-03-19 | ディジタル伝送路の切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291532A true JPH04291532A (ja) | 1992-10-15 |
Family
ID=14764429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119563A Pending JPH04291532A (ja) | 1991-03-19 | 1991-03-19 | ディジタル伝送路の切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779208A (ja) * | 1993-09-06 | 1995-03-20 | Nec Corp | 無瞬断切替方式 |
-
1991
- 1991-03-19 JP JP3119563A patent/JPH04291532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779208A (ja) * | 1993-09-06 | 1995-03-20 | Nec Corp | 無瞬断切替方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794596A (en) | Data network synchronisation | |
| CA1260544A (en) | Channel switching system without instantaneous signal loss | |
| JPH04291532A (ja) | ディジタル伝送路の切替装置 | |
| KR20010078195A (ko) | 최적의 신호 발생 시간에 출력 클록 신호를 발생시키기위한 회로 | |
| JPH06350579A (ja) | 無瞬断切替方式 | |
| JPH0286236A (ja) | クロック切替回路 | |
| JP2682438B2 (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
| JPH0560693B2 (ja) | ||
| JP2663487B2 (ja) | デジタル通信装置 | |
| KR200214405Y1 (ko) | 중계시스템의 입력신호 바이패스 장치 | |
| JPS6398259A (ja) | 伝送ル−ト切換装置 | |
| JP2561018B2 (ja) | 伝送路インタフェース切替装置 | |
| JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
| JPH04243335A (ja) | 無瞬断回線切替回路 | |
| JPS6216588B2 (ja) | ||
| KR0117255Y1 (ko) | 클럭신호 자동선택회로 | |
| JPH01103756A (ja) | 先発優先回路 | |
| JPH0297139A (ja) | 光送信器の冗長切替方式 | |
| JPH05102882A (ja) | 冗長系選択回路 | |
| JPS639689B2 (ja) | ||
| JPH02272917A (ja) | 受信回路切替方式 | |
| JPH088891A (ja) | 切替制御装置 | |
| JPH0685504B2 (ja) | 光端局装置 | |
| JPH04291530A (ja) | N/1冗長構成回路 | |
| JPH03266532A (ja) | 遅延時間調整器 |