JPH04291627A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH04291627A JPH04291627A JP3056728A JP5672891A JPH04291627A JP H04291627 A JPH04291627 A JP H04291627A JP 3056728 A JP3056728 A JP 3056728A JP 5672891 A JP5672891 A JP 5672891A JP H04291627 A JPH04291627 A JP H04291627A
- Authority
- JP
- Japan
- Prior art keywords
- remainder
- output
- adder
- error
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、演算における誤りを
検出し訂正する機能をもつ演算装置に関するものである
。
検出し訂正する機能をもつ演算装置に関するものである
。
【０００２】
【従来の技術】図３は従来の加算演算装置を示す構成図
である。図において、１ａ，１ｂは加算器、４は誤り判
定器である。
である。図において、１ａ，１ｂは加算器、４は誤り判
定器である。
【０００３】次に動作について説明する。上記図３の装
置は、演算装置の誤りを検出するために加算器１ａと加
算器１ｂと加算器２つ用意し、それぞれで同じ加算を行
って結果を誤り判定器により比較することにより誤りを
検出している。
置は、演算装置の誤りを検出するために加算器１ａと加
算器１ｂと加算器２つ用意し、それぞれで同じ加算を行
って結果を誤り判定器により比較することにより誤りを
検出している。
【０００４】図４は従来の乗算演算装置を示す構成図で
ある。図において、６ａ，６ｂは乗算器、４は誤り判定
器である。
ある。図において、６ａ，６ｂは乗算器、４は誤り判定
器である。
【０００５】次に動作について説明する。上記図２の装
置は、演算装置の誤りを検出するために乗算器６ａと乗
算器６ｂと乗算器２つ用意し、それぞれで同じ乗算を行
って結果を誤り判定器により比較することにより誤りを
検出している。
置は、演算装置の誤りを検出するために乗算器６ａと乗
算器６ｂと乗算器２つ用意し、それぞれで同じ乗算を行
って結果を誤り判定器により比較することにより誤りを
検出している。
【０００６】
【発明が解決しようとする課題】従来の演算装置は以上
のように構成されているので、誤り検出を行うために全
く冗長な加算器又は乗算器をもつ必要がある。また、誤
り訂正までを行おうとすると冗長な加算器又は乗算器を
更にもつことが必要になり回路規模が大きくなるという
課題があった。
のように構成されているので、誤り検出を行うために全
く冗長な加算器又は乗算器をもつ必要がある。また、誤
り訂正までを行おうとすると冗長な加算器又は乗算器を
更にもつことが必要になり回路規模が大きくなるという
課題があった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、回路規模をあまり増大させること
なく誤りの検出及び訂正を行うことができる演算装置を
得ることを目的とする。
めになされたもので、回路規模をあまり増大させること
なく誤りの検出及び訂正を行うことができる演算装置を
得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係わる演算装
置は、入力値の演算を行うとともに誤りの検出及び訂正
を行うため、それぞれ異なる２つの基数をもつｎ進、ｍ
進数として加算又は乗算演算を行う剰余演算器及び加算
器又は乗算器と、それぞれの出力と加算器又は乗算器の
結果のｎ及びｍによる剰余とを比較する誤り判定器と誤
り訂正器を付加したものである。
置は、入力値の演算を行うとともに誤りの検出及び訂正
を行うため、それぞれ異なる２つの基数をもつｎ進、ｍ
進数として加算又は乗算演算を行う剰余演算器及び加算
器又は乗算器と、それぞれの出力と加算器又は乗算器の
結果のｎ及びｍによる剰余とを比較する誤り判定器と誤
り訂正器を付加したものである。
【０００９】
【作用】この発明における演算装置は、それぞれ異なる
２つの基数をもつｎ進、ｍ進数としての演算を行い、演
算結果のｎ及びｍによる剰余との比較を行うことにより
演算の誤りの検出及び訂正を行うことを可能とする。
２つの基数をもつｎ進、ｍ進数としての演算を行い、演
算結果のｎ及びｍによる剰余との比較を行うことにより
演算の誤りの検出及び訂正を行うことを可能とする。
【００１０】また、同様な方法を冗長な加算器３つ使用
するよりも剰余を用いての誤り検出及び訂正の方が回路
規模を小さくすることを可能とする。
するよりも剰余を用いての誤り検出及び訂正の方が回路
規模を小さくすることを可能とする。
【００１１】
【実施例】実施例１．図１は、この発明の１実施例を示
す構成図であり、図１において、１ａは入力の加算を行
う加算器、２ａ〜２ｂは入力に対しｎの剰余を求める剰
余演算器、２ｃ〜２ｄは入力に対しｍの剰余を求める剰
余演算器、１ｂは剰余演算器２ａ，２ｂの出力の加算を
行う加算器、１ｃは剰余演算器２ｃ，２ｄの出力の加算
を行う加算器、２ｅは加算器１ａの出力である演算結果
に対しｎの剰余を求める剰余演算器、２ｆは加算器１ａ
の出力である演算結果に対しｍの剰余を求める剰余演算
器、３ａは加算器１ｂの出力と剰余演算器２ｅの出力と
を比較する比較器、３ｂは加算器１ｃの出力と剰余演算
器２ｆの出利欲とを比較する比較器、４は比較器３ａと
比較器３ｂの出力から誤りの検出を行う判定器、５は誤
り判定器４の結果により加算器１ａの出力である演算結
果を訂正する誤り訂正器である。
す構成図であり、図１において、１ａは入力の加算を行
う加算器、２ａ〜２ｂは入力に対しｎの剰余を求める剰
余演算器、２ｃ〜２ｄは入力に対しｍの剰余を求める剰
余演算器、１ｂは剰余演算器２ａ，２ｂの出力の加算を
行う加算器、１ｃは剰余演算器２ｃ，２ｄの出力の加算
を行う加算器、２ｅは加算器１ａの出力である演算結果
に対しｎの剰余を求める剰余演算器、２ｆは加算器１ａ
の出力である演算結果に対しｍの剰余を求める剰余演算
器、３ａは加算器１ｂの出力と剰余演算器２ｅの出力と
を比較する比較器、３ｂは加算器１ｃの出力と剰余演算
器２ｆの出利欲とを比較する比較器、４は比較器３ａと
比較器３ｂの出力から誤りの検出を行う判定器、５は誤
り判定器４の結果により加算器１ａの出力である演算結
果を訂正する誤り訂正器である。
【００１２】加算演算における誤りの検出及び訂正方法
は、以下に示すようになる。誤りの検出を行うためには
、冗長な加算器を２つ用意し出力を比較し結果が異なれ
ばどちらかが誤りである。更に誤りを訂正するためには
、冗長な加算器を３つ用意し出力を各々比較することに
より誤りを検出し真値を求めることができる。しかし、
これでは冗長な装置を３つもつことになり、回路規模が
増大する。そこで、全く冗長な装置をもつのではなく、
入力をＮビットとしたとき２Ｎ −１のそれぞれ異なる
約数に対する剰余を用いて誤りの検出及び訂正を行う。
は、以下に示すようになる。誤りの検出を行うためには
、冗長な加算器を２つ用意し出力を比較し結果が異なれ
ばどちらかが誤りである。更に誤りを訂正するためには
、冗長な加算器を３つ用意し出力を各々比較することに
より誤りを検出し真値を求めることができる。しかし、
これでは冗長な装置を３つもつことになり、回路規模が
増大する。そこで、全く冗長な装置をもつのではなく、
入力をＮビットとしたとき２Ｎ −１のそれぞれ異なる
約数に対する剰余を用いて誤りの検出及び訂正を行う。
【００１３】次に動作について説明する。入力データは
加算器１ａにより加算される。一方の入力データは剰余
演算器２ａでｎに対する剰余を、剰余演算器２ｃでｍに
対する剰余を求め、他方の入力データは剰余演算器２ｂ
でｎに対する剰余を、剰余演算器２ｄでｍに対する剰余
を求める。剰余演算器２ａの出力と剰余演算器２ｂの出
力は加算器１ｂで加算された結果のｎに対する剰余を求
め、剰余演算器２ｃの出力と剰余演算器２ｄの出力は加
算器１ｃで加算され結果のｍに対する剰余を求める。加
算結果である加算器１ａの出力を剰余演算器２ｅ、２ｆ
でそれぞれｎ、ｍに対する剰余を求める。比較器３ａに
より剰余演算器２ｅの出力と加算器１ｂの出力とを比較
し、比較器３ｂにより剰余演算器２ｆの出力と加算器１
ｃの出力とを比較する。このとき比較器３ａ，３ｂの出
力がともに等しいときは誤りがなく、それぞれが異なる
ときは加算結果に誤りがあるときであり訂正処理を行う
必要がある。また、どちらかのみが異なるときは検出装
置の誤りであるので訂正は必要ない。比較器３ａ，３ｂ
の出力が異なるときはｎ、ｍがそれぞれ異なることから
誤りの生じたビットを一意的に誤り判定器４により特定
することができる。誤り判定器４で特定された誤りビッ
トに従い訂正器５により加算結果である加算器１ａの出
力を訂正し、加算演算の真値として出力する。なお、こ
こでの誤りとしては単一の算術誤りのみを考えており、
複数の誤りが生じたときには検出及び訂正が行われると
は限らないが確立的に低く問題はない。
加算器１ａにより加算される。一方の入力データは剰余
演算器２ａでｎに対する剰余を、剰余演算器２ｃでｍに
対する剰余を求め、他方の入力データは剰余演算器２ｂ
でｎに対する剰余を、剰余演算器２ｄでｍに対する剰余
を求める。剰余演算器２ａの出力と剰余演算器２ｂの出
力は加算器１ｂで加算された結果のｎに対する剰余を求
め、剰余演算器２ｃの出力と剰余演算器２ｄの出力は加
算器１ｃで加算され結果のｍに対する剰余を求める。加
算結果である加算器１ａの出力を剰余演算器２ｅ、２ｆ
でそれぞれｎ、ｍに対する剰余を求める。比較器３ａに
より剰余演算器２ｅの出力と加算器１ｂの出力とを比較
し、比較器３ｂにより剰余演算器２ｆの出力と加算器１
ｃの出力とを比較する。このとき比較器３ａ，３ｂの出
力がともに等しいときは誤りがなく、それぞれが異なる
ときは加算結果に誤りがあるときであり訂正処理を行う
必要がある。また、どちらかのみが異なるときは検出装
置の誤りであるので訂正は必要ない。比較器３ａ，３ｂ
の出力が異なるときはｎ、ｍがそれぞれ異なることから
誤りの生じたビットを一意的に誤り判定器４により特定
することができる。誤り判定器４で特定された誤りビッ
トに従い訂正器５により加算結果である加算器１ａの出
力を訂正し、加算演算の真値として出力する。なお、こ
こでの誤りとしては単一の算術誤りのみを考えており、
複数の誤りが生じたときには検出及び訂正が行われると
は限らないが確立的に低く問題はない。
【００１４】実施例２．図２は、この発明の１実施例を
示す構成図であり、図２において、６ａは入力の乗算を
行う乗算器、２ａ〜２ｂは入力に対しｎの剰余を求める
剰余演算器、２ｃ〜２ｄは入力に対しｍの剰余を求める
剰余演算器、６ｂは剰余演算器２ａ，２ｂの出力の乗算
を行う乗算器、６ｃは剰余演算器２ｃ，２ｄの出力の乗
算を行う乗算器、２ｅは乗算器６ａの出力である演算結
果に対しｎの剰余を求める剰余演算器、２ｆは乗算器６
ａの出力である演算結果に対しｍの剰余を求める剰余演
算器、３ａは乗算器６ｂの出力と剰余演算器２ｅの出力
とを比較する比較器、３ｂは乗算器６ｃの出力と剰余演
算器２ｆの出力とを比較する比較器、４は比較器３ａと
比較器３ｂの出力から誤りの検出を行う判定器、５は誤
り判定器４の結果により乗算器６ａの出力である演算結
果を訂正する誤り訂正器である。
示す構成図であり、図２において、６ａは入力の乗算を
行う乗算器、２ａ〜２ｂは入力に対しｎの剰余を求める
剰余演算器、２ｃ〜２ｄは入力に対しｍの剰余を求める
剰余演算器、６ｂは剰余演算器２ａ，２ｂの出力の乗算
を行う乗算器、６ｃは剰余演算器２ｃ，２ｄの出力の乗
算を行う乗算器、２ｅは乗算器６ａの出力である演算結
果に対しｎの剰余を求める剰余演算器、２ｆは乗算器６
ａの出力である演算結果に対しｍの剰余を求める剰余演
算器、３ａは乗算器６ｂの出力と剰余演算器２ｅの出力
とを比較する比較器、３ｂは乗算器６ｃの出力と剰余演
算器２ｆの出力とを比較する比較器、４は比較器３ａと
比較器３ｂの出力から誤りの検出を行う判定器、５は誤
り判定器４の結果により乗算器６ａの出力である演算結
果を訂正する誤り訂正器である。
【００１５】乗算演算における誤りの検出及び訂正方法
は、以下に示すようになる。誤りの検出を行うためには
、冗長な乗算器を２つ用意し出力を比較し結果が異なれ
ばどちらかが誤りである。更に誤りを訂正するためには
、冗長な乗算器を３つ用意し出力を各々比較することに
より誤りを検出し真値を求めることができる。しかし、
これでは冗長な装置を３つもつことになり、回路規模が
増大する。そこで、全く冗長な装置をもつのではなく、
入力をＮビットとしたとき２Ｎ −１のそれぞれ異なる
約数に対する剰余を用いて誤りの検出及び訂正を行う。
は、以下に示すようになる。誤りの検出を行うためには
、冗長な乗算器を２つ用意し出力を比較し結果が異なれ
ばどちらかが誤りである。更に誤りを訂正するためには
、冗長な乗算器を３つ用意し出力を各々比較することに
より誤りを検出し真値を求めることができる。しかし、
これでは冗長な装置を３つもつことになり、回路規模が
増大する。そこで、全く冗長な装置をもつのではなく、
入力をＮビットとしたとき２Ｎ −１のそれぞれ異なる
約数に対する剰余を用いて誤りの検出及び訂正を行う。
【００１６】次に動作について説明する。入力データは
乗算器６ａにより乗算される。一方の入力データは剰余
演算器２ａでｎに対する剰余を、剰余演算器２ｃでｍに
対する剰余を求め、他方の入力データは剰余演算器２ｂ
でｎに対する剰余を、剰余演算器２ｄでｍに対する剰余
を求める。剰余演算器２ａの出力と剰余演算器２ｂの出
力は乗算器６ｂで乗算された結果のｎに対する剰余を求
め、剰余演算器２ｃの出力と剰余演算器２ｄの出力は乗
算器６ｃで乗算され結果のｍに対する剰余を求める。乗
算結果である乗算器６ａの出力を剰余演算器２ｅ、２ｆ
でそれぞれｎ、ｍに対する剰余を求める。比較器３ａに
より剰余演算器２ｅの出力と乗算器６ｂの出力とを比較
し、比較器３ｂにより剰余演算器２ｆの出力と乗算器６
ｃの出力とを比較する。このとき比較器３ａ，３ｂの出
力がともに等しいときは誤りがなく、それぞれが異なる
ときは乗算結果に誤りがあるときであり訂正処理を行う
必要がある。また、どちらかのみが異なるときは検出装
置の誤りであるので訂正は必要ない。比較器３ａ，３ｂ
の出力が異なるときはｎ、ｍがそれぞれ異なることから
誤りの生じたビットを一意的に誤り判定器４により特定
することができる。誤り判定器４で特定された誤りビッ
トに従い誤り訂正器５により乗算結果である乗算器６ａ
の出力を訂正し、乗算演算の真値として出力する。なお
、ここでの誤りとしては単一の算術誤りのみを考えてお
り、複数の誤りが生じたときには検出及び訂正が行われ
るとは限らないが確立的に低く問題はない。
乗算器６ａにより乗算される。一方の入力データは剰余
演算器２ａでｎに対する剰余を、剰余演算器２ｃでｍに
対する剰余を求め、他方の入力データは剰余演算器２ｂ
でｎに対する剰余を、剰余演算器２ｄでｍに対する剰余
を求める。剰余演算器２ａの出力と剰余演算器２ｂの出
力は乗算器６ｂで乗算された結果のｎに対する剰余を求
め、剰余演算器２ｃの出力と剰余演算器２ｄの出力は乗
算器６ｃで乗算され結果のｍに対する剰余を求める。乗
算結果である乗算器６ａの出力を剰余演算器２ｅ、２ｆ
でそれぞれｎ、ｍに対する剰余を求める。比較器３ａに
より剰余演算器２ｅの出力と乗算器６ｂの出力とを比較
し、比較器３ｂにより剰余演算器２ｆの出力と乗算器６
ｃの出力とを比較する。このとき比較器３ａ，３ｂの出
力がともに等しいときは誤りがなく、それぞれが異なる
ときは乗算結果に誤りがあるときであり訂正処理を行う
必要がある。また、どちらかのみが異なるときは検出装
置の誤りであるので訂正は必要ない。比較器３ａ，３ｂ
の出力が異なるときはｎ、ｍがそれぞれ異なることから
誤りの生じたビットを一意的に誤り判定器４により特定
することができる。誤り判定器４で特定された誤りビッ
トに従い誤り訂正器５により乗算結果である乗算器６ａ
の出力を訂正し、乗算演算の真値として出力する。なお
、ここでの誤りとしては単一の算術誤りのみを考えてお
り、複数の誤りが生じたときには検出及び訂正が行われ
るとは限らないが確立的に低く問題はない。
【００１７】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００１８】演算においてそれぞれ異なる２つの数に対
して剰余を求めたものと、演算結果に対して剰余を求め
たものとの比較をすることにより、演算の誤りの検出及
び訂正を行うことができる。
して剰余を求めたものと、演算結果に対して剰余を求め
たものとの比較をすることにより、演算の誤りの検出及
び訂正を行うことができる。
【００１９】また、同様な方法を冗長な加算器又は乗算
器を３つ使用しての誤り検出及び訂正よりも剰余を使用
することにより回路規模を小さくすることができる。
器を３つ使用しての誤り検出及び訂正よりも剰余を使用
することにより回路規模を小さくすることができる。
【図１】この発明の１実施例を示す加算演算装置の構成
図である。
図である。
【図２】この発明の１実施例を示す乗算演算装置の構成
図である。
図である。
【図３】従来の加算演算装置を示す構成図である。
【図４】従来の乗算演算装置を示す構成図である。
１ 加算器
２ 剰余演算器
３ 比較器
４ 誤り判定器
５ 誤り訂正器
６ 乗算器
Claims (2)
- 【請求項１】 加算演算において、入力に対し加算を
行う加算器と、それぞれの入力に対しｎの剰余を求める
第１、第２の剰余演算器と、同様にｍの剰余を求める第
３、第４の剰余演算器と、上記第１、第２の剰余演算器
の出力の加算を行うｎ進加算器と、上記第３、第４の剰
余演算器の出力の加算を行うｍ進加算器と、上記第１の
加算器の出力に対しｎの剰余を求める第５の剰余演算器
と、上記第１の加算器の出力に対しｍの剰余を求める第
６の剰余演算器と、上記第５の剰余演算器の出力と上記
ｎ進加算器の出力とを比較する第１の比較器と、上記第
６の剰余演算器の出力と上記ｍ進加算器の出力とを比較
する第２の比較器と、上記第１、第２の比較器の出力か
ら誤りを検出する誤り判定器と、上記誤り判定器の出力
により結果を訂正する誤り訂正器とを備えたことを特徴
とする演算装置。 - 【請求項２】 乗算演算において、入力に対し乗算を
行う乗算器と、それぞれの入力に対しｎの剰余を求める
第１、第２の剰余演算器と、同様にｍの剰余を求める第
３、第４の剰余演算器と、上記第１、第２の剰余演算器
の出力の乗算を行うｎ進乗算器と、上記第３、第４の剰
余演算器の出力の乗算を行うｍ進乗算器と、上記第１の
乗算器の出力に対しｎの剰余を求める第５の剰余演算器
と、上記第１の乗算器の出力に対しｍの剰余を求める第
６の剰余演算器と、上記第５の剰余演算器の出力と上記
ｎ進乗算器の出力とを比較する第１の比較器と、上記第
６の剰余演算器の出力と上記ｍ進乗算器の出力とを比較
する第２の比較器と、上記第１、第２の比較器の出力か
ら誤りを検出する誤り判定器と、上記誤り判定器の出力
により結果を訂正する誤り訂正器とを備えたことを特徴
とする演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056728A JPH04291627A (ja) | 1991-03-20 | 1991-03-20 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056728A JPH04291627A (ja) | 1991-03-20 | 1991-03-20 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291627A true JPH04291627A (ja) | 1992-10-15 |
Family
ID=13035565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3056728A Pending JPH04291627A (ja) | 1991-03-20 | 1991-03-20 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291627A (ja) |
-
1991
- 1991-03-20 JP JP3056728A patent/JPH04291627A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11886286B2 (en) | Enhanced checksum system | |
| Tay et al. | A non-iterative multiple residue digit error detection and correction algorithm in RRNS | |
| EP0567148A2 (en) | Operating circuit for galois field | |
| CA1258537A (en) | Apparatus and method for approximating the magnitude of a complex number | |
| EP1458105B1 (en) | Method and device for decoding of Reed-Solomon codes | |
| CN114942861B (zh) | Crc计算方法、装置、计算机设备及存储介质 | |
| US20210064340A1 (en) | Arithmetic circuit | |
| JPH04215332A (ja) | データ転送エラー検出装置及びその方法 | |
| US20080098057A1 (en) | Multiplication Apparatus | |
| GB2116757A (en) | Division apparatus | |
| KR100309520B1 (ko) | 라운드오프기능을갖는승산방법및승산회로 | |
| JPH0628203A (ja) | 乗算回路検査方式 | |
| US6457035B1 (en) | Table matching for multiplication of elements in Galois Field | |
| JP4346396B2 (ja) | リードソロモン符号又は拡大リードソロモン符号の復号方法及び復号器 | |
| JP3530418B2 (ja) | 乗算装置 | |
| JP3076391B2 (ja) | オーバーフロー処理回路 | |
| JP3645830B2 (ja) | 除算器障害検出回路及びそれに用いる除算器障害検出方法 | |
| JP2957190B2 (ja) | 誤り補正装置 | |
| JPS623619B2 (ja) | ||
| JPH1084289A (ja) | エラー訂正装置 | |
| JPS5850086B2 (ja) | ４ ヘンケイキヨリケイデンキ | |
| JPH11163738A (ja) | 誤り訂正装置 | |
| JPS62182841A (ja) | 平方根演算方式 | |
| JP2011085471A (ja) | レーダ画像処理装置 | |
| Mohan | Base Extension, Scaling and Division Techniques |