JPH04291995A - 印刷回路基板のパターン接続方法 - Google Patents

印刷回路基板のパターン接続方法

Info

Publication number
JPH04291995A
JPH04291995A JP3057283A JP5728391A JPH04291995A JP H04291995 A JPH04291995 A JP H04291995A JP 3057283 A JP3057283 A JP 3057283A JP 5728391 A JP5728391 A JP 5728391A JP H04291995 A JPH04291995 A JP H04291995A
Authority
JP
Japan
Prior art keywords
pattern
pad
board
wiring
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3057283A
Other languages
English (en)
Inventor
Masanori Gotou
後藤 正伯
Kiyoshi Kuwabara
清 桑原
Osamu Oshima
修 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3057283A priority Critical patent/JPH04291995A/ja
Publication of JPH04291995A publication Critical patent/JPH04291995A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、印刷回路基板のパター
ン接続方法に係り、特にPGA(ピン・グリット・アレ
イ)LSIやバンプLSI等の高密度LSIを搭載する
ために使用する高密度印刷回路基板に設計変更または基
板の修復等が発生した時の印刷回路基板のパターン接続
方法に関するものである。
【0002】
【従来の技術】最近の印刷回路基板(以下、単に基板と
称する)と高密度実装化が進み、これらの基板に搭載す
る部品形状も従来のアウターリード型からバンプ型ある
いはピン・グリット・パッケージのようなインナーリー
ド型タイプに変わりつつある。
【0003】図7は従来の技術を示すものであって、同
図(a)はその側面図、同図(b)はその斜視図を示す
【0004】上記のようなインナーリード型タイプの部
品を基板上に実装する場合は、予め実装されるべき部品
(以下、LSI71と称する)の下面から突出するリー
ド72の位置に対応して基板70の表面にパッド73を
形成しておき、このパッド73とリード72とを半田に
て接続することでその実装が行われていた。
【0005】さらにこの基板70の表面には、設計時の
配線に変更が生じた場合または基板自体に修復を施すよ
うな必要が生じた時のために、上記パッド73の形成時
に併せて修復用のパッド75が形成されているのが普通
である。
【0006】そして、実際に設計変更または基板の修復
を行なうことでその配線に変更が生じた場合に備えて予
めLSI71の下面で且つそのリード72の隙間をぬっ
て配線76を通し、一旦修復用パッド75に半田にて接
続しておき、そこから新たに配線されるべき位置にワイ
ヤ74の一端を接続することで、配線の変更を行ってい
た。
【0007】
【発明が解決しようとする課題】しかしなから、従来の
パターン接続方法では近年の高密度化によって部品から
突出するリードの間隔が年々狭くなってきており、その
間を通す配線の本数に限界を生じている。
【0008】また、部品の下部から配線の引出しを手作
業にて行なうため、作業性および信頼性に問題があった
【0009】更に、設計変更が生じた時の場合に備えて
予め基板上にその配線変更用のパターンを形成しその一
端を露出しておくのでは、基板の外部からのノイズによ
る反射等によって配線接続上の信頼性も劣ることとなる
【0010】従って、本発明は基板に対しての修復また
は設計変更に伴う引出し用の配線の配線量を増加させる
と共に、その時の配線接続上の作業性および信頼性を向
上させることを目的とするものである。
【0011】
【課題を解決するための手段】上記目的は、基板1の表
面に内層接続パターン3を形成する工程と、該内層接続
パターン3を含め該基板1の表面全体に表面層2を形成
する工程と、該表面層2の表面に、部品搭載用の第1の
パッド5と該第1のパッド5と接続される配線パターン
6、および設計変更または修復が生じた場合に該配線パ
ターン6と異なる配線パターンへの引出し口となる第2
のパッド4とを形成する工程と、該設計変更または修復
が発生した際にのみ、該第2のパッド4の近傍にレーザ
光8を照射し、該内層接続パターン3に通じる孔9を形
成する工程と、該孔9にボールボンディク法またはウェ
ッジボンディング法またはそれらを併せたものを用いて
導電性接続材10を形成することで、該第2のパッド4
と該内層接続パターン3とを電気的に接続する工程と、
を有することを特徴とする印刷回路基板のパターン接続
方法、によって達成される。
【0012】
【作用】即ち、本発明においては、基板の表面で且つそ
の基板に形成される表面層の下面に予め設計変更または
修復が発生した時に使用する内層接続パターンを形成し
ておくことにより、領域の面積自体を増加せずとも基板
の表面において多層にて配線パターンを確保できるため
、結果的に配線量を増加させることができる。
【0013】また、ボールボンディング法またはウェッ
ジボンディング法またはそれらを併せたものを用いるこ
とで部品下部配線の自動化を行なうことができ、作業性
および信頼性が向上する。
【0014】更に設計変更等が発生した時のみ内層接続
パターンとその内層接続パターンと接続される電気的配
線を結線するため、外部からのノイズによる反射に対し
ても有効であり、配線接続上の信頼性も向上する。
【0015】
【実施例】以下、本発明の望ましい実施例を図1乃至図
6を用いて詳細に説明する。
【0016】図1は本発明の実施例を示す図である。図
2は本発明の実施例の斜視図を示す図である。
【0017】図3はボンディング接合技術を示す図であ
る。図4はボンディング接合パターンを示す図である。
【0018】図5はウェッジボンディングを用いた接合
断面図である。図6は本発明の他の実施例を示す図であ
る。
【0019】尚、図1乃至図6において、同一符号を付
したものは同一対象物をそれぞれ示すものである。
【0020】図1(a)に示すように、基板1の表面に
はポリイミド等の樹脂の第1の薄膜2bが形成され、そ
の第1の薄膜2bの表面に基板1の配線に変更が生じた
場合または基板に修復を行なう場合にのみ用いる専用の
内層接続パターン3およびその内層接続パターン3と接
続される内層パッド3aが予め形成されている。この内
部接続パターン3は基板1上に実装される部品のリード
数と同じ数を予め準備しておくことが望ましい。その内
層接続パターン3および内層パッド3aを覆うようにポ
リイミド等の樹脂の第2の薄膜2aが形成される。従っ
て、基板1の表面には第1の薄膜2bおよび第2の薄膜
2aによって表面層2と呼ばれる層が形成されることと
なる。
【0021】この第2の薄膜2aの表面にはインナーリ
ード型タイプの部品のリードが当接するLSIピンパッ
ド5、および上記内層接続パターン3と接続するため上
記内層パッド形成位置の上面にドーナツ状の上下接続パ
ッド4、およびそれら2つのパッド5,4を接続する配
線パターン6が形成されている。
【0022】尚、図2に示すように、LSIピンパッド
5および配線パターン6および上下接続パッド4の周囲
には、厚膜の基板1の内層パターンと接続するための配
線6やその配線6と接続されるビア6aや、一端を内層
パッド3aと接続された内層接続パターン3の他端と接
続されるビア12およびそのビア12を介して基板1の
表面に表面パッド11が形成されている。
【0023】特に予め形成された基板1上の配線に変更
等を要しない時は、この第1の薄膜2bに形成されたパ
ターン郡によって部品がそれぞれ動作する。
【0024】今、その配線に変更が生じ、あるいは基板
に修復が生じてその配線を変更する必要が生じたとする
【0025】すると、必要に応じて部品を一旦基板1上
からリムーブした後、同図(b)に示すように、ドーナ
ツ状の上下接続パッド4の内縁部分にレーザ光8を照射
し、その内縁部分の第2の薄膜2aを除去し、孔9を穿
孔する。
【0026】そして、同図(c)に示すように、レーザ
光8によって穿孔された孔9に半田等の導電性接続材1
0を形成することで内層接続パターン3および上下接続
パッド4とが電気的に接続されることとなる。
【0027】即ち、本発明においては実際に設計変更ま
たは基板の修復が生じた時のみその設計変更用または修
復用のパターンを電気的に結線することにより、基板1
に形成された設計変更用のパターンからノイズが進入し
て反射等の影響を及ぼすことがなくなるものである。
【0028】上記ドーナツ状の上下接続パッド4と内層
接続パターン3とを接続する方法として図3に示す接合
技術を本発明において用いる。
【0029】即ち、基板30の表面に形成されたパッド
31と、このパッド31の一部を覆い且つ基板30の表
面に形成される表面層33の表面に形成されたパット3
2とを接続するには、レーザ光によって穿孔された孔3
4に球部36aと枝部36bとを有する半田ボール36
を設ける。この球部36aは出来ればその径は表面層3
3の膜厚と同程度とし、枝部36bに対してその上方か
ら先端にその枝部36bを保持してなるヘッド35を有
する加熱用のボンディングチップを設ける。そして、ヘ
ッド35を加熱することで、枝部36bを介してその熱
が球部36aに伝わり半田ボール36全体が溶融し、そ
の球部36aの溶融に伴って枝部36bが溶融されその
溶融した球部36aが基板30の表面のパッド31と接
続され、一方溶融した枝部36bがドーナツ状のパッド
32と接続される。この例は図4(a)に示す球部を潰
して上記層パターンをショート接続したボールボンディ
ング法を用いた技術であるが、その他、同図(b)に示
すような枝部が完全に溶融せず、ブリッジ状に表面層の
パッドと接続をなすウェッジボンディング法や、同図(
a)と(b)とを併せたブリッジ状ではないが表面層の
パッドの一部に枝部を接続するものが用いる。
【0030】この技術はそのボンジィング時の状況によ
って適宜選択されるものであって、更にこの半田ボール
を溶融する加熱用のボンディングチップは全て自動制御
によって行われるものである。
【0031】図5は上記ウェッジボンディング法を用い
て内層接続パターンと上下接続パッドとを接合した断面
図である。上下接続パッド4は内層接続パターン3を接
続するために半田ボール13を用い、その半田ボール1
3の枝部14は上下接続パッド4の一部に接合する点の
除けばボールボンディング法と同様であるため、その説
明は省略する。
【0032】その他、図6を用いて本発明の他の実施例
を説明すると、図2のように内層接続パターン3の他端
はビアを用いて基板1の表面パッド11と接続した状態
として説明を行ったが、配線数を増加したい場合等にお
いてはその他端を直接ECパッド16へと接続してワイ
ヤ17によって引き出してもよいことはいうまでもない
。尚、15はパターンカット部を示すものである。
【0033】
【発明の効果】以上の説明したように、本発明において
は、表面層の内層にへっ径変更または基板修復用のパタ
ーンを内層接続パターンとして設けることによって、設
計変更等に要する領域の面積は変わらずとも、配線量を
増加することができる。
【0034】部品の下面をワイヤ等によって配線する必
要もなくなるため、作業性およびその信頼性も向上する
【0035】更に、設計変更等が発生した時にのみその
設計変更に要する配線パターンを結線するため、外部か
らのノイズによる反射対策を行え、接続上の信頼性が向
上し、部品の動作信頼性も向上する。
【図面の簡単な説明】
【図1】本発明の実施例を示す図であって、(a)は基
板の表面に形成された配線パターンを示す状態,(b)
はレーザ光の照射を示す状態,(c)は半田接続状態を
示すものである。
【図2】本発明の実施例の斜視図である。
【図3】ボンンディング接合技術を示す図である。
【図4】ボンディング接合パターンを示す図であって、
(a)はボールボンディング法,(b)はウェッジボン
ディング法,(c)はボールボンディング法とウェッジ
ボンディング法を併せたものである。
【図5】ウェッジボンディングを用いた接合断面図であ
る。
【図6】本発明の他の実施例を示す図である。
【図7】従来例を示す図であって、(a)は側面図,(
b)は斜視図である。
【符号の説明】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  基板(1)の表面に内層接続パターン
    (3)を形成する工程と、該内層接続パターン(3)を
    含め該基板(1)の表面全体に表面層(2)を形成する
    工程と、該表面層(2)の表面に、部品搭載用の第1の
    パッド(5)と該第1のパッド(5)と接続される配線
    パターン(6)、および設計変更または修復が生じた場
    合に該配線パターン(6)と異なる配線パターンへの引
    出し口となる第2のパッド(4)とを形成する工程と、
    該設計変更または修復が発生した際にのみ、該第2のパ
    ッド(4)の近傍にレーザ光(8)を照射し、該内層接
    続パターン(3)に通じる孔(9)を形成する工程と、
    該孔(9)に導電性接続材(10)を形成することで、
    該第2のパッド(4)と該内層接続パターン(3)とを
    電気的に接続する工程と、を有することを特徴とする印
    刷回路基板のパターン接続方法。
  2. 【請求項2】  上記孔(9)に上記導電性接続材を形
    成する方法として、ボールボンディング法またはウェッ
    ジボンディング法またはそれらを併せたものを用いるこ
    とを特徴とする請求項1記載の印刷回路基板のパターン
    接続方法。
JP3057283A 1991-03-20 1991-03-20 印刷回路基板のパターン接続方法 Withdrawn JPH04291995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3057283A JPH04291995A (ja) 1991-03-20 1991-03-20 印刷回路基板のパターン接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3057283A JPH04291995A (ja) 1991-03-20 1991-03-20 印刷回路基板のパターン接続方法

Publications (1)

Publication Number Publication Date
JPH04291995A true JPH04291995A (ja) 1992-10-16

Family

ID=13051215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3057283A Withdrawn JPH04291995A (ja) 1991-03-20 1991-03-20 印刷回路基板のパターン接続方法

Country Status (1)

Country Link
JP (1) JPH04291995A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909065B2 (en) 1996-02-28 2005-06-21 Fujitsu Limited Altering method of circuit pattern of printed-circuit board, cutting method of circuit pattern of printed-circuit board and printed-circuit board having altered circuit pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909065B2 (en) 1996-02-28 2005-06-21 Fujitsu Limited Altering method of circuit pattern of printed-circuit board, cutting method of circuit pattern of printed-circuit board and printed-circuit board having altered circuit pattern

Similar Documents

Publication Publication Date Title
US7224073B2 (en) Substrate for solder joint
US8810029B2 (en) Solder joint flip chip interconnection
US6559536B1 (en) Semiconductor device having a heat spreading plate
US7042098B2 (en) Bonding pad for a packaged integrated circuit
JPH0621326A (ja) Pcb基板上の多重パッケージ・モジュールとその作成方法
US6514845B1 (en) Solder ball contact and method
US5337219A (en) Electronic package
US10314161B2 (en) Circuit board and on-board structure of semiconductor integrated circuit
JP2001068836A (ja) プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JPH08306743A (ja) 半導体パッケージ及び半導体装置
US5923539A (en) Multilayer circuit substrate with circuit repairing function, and electronic circuit device
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH0332098A (ja) レーザーリフロー半田付け方法及びこれによる配線組立て体
USRE44562E1 (en) Solder joint flip chip interconnection having relief structure
USRE44608E1 (en) Solder joint flip chip interconnection
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JPH1032221A (ja) プリント配線基板
JPH10189806A (ja) 半導体装置および半導体装置と基板の接合構造
JPH08288658A (ja) Bgaパッケージ搭載用印刷配線基板
JPH04291995A (ja) 印刷回路基板のパターン接続方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
KR100764164B1 (ko) 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법
JP3538179B2 (ja) 半導体装置
JP3404094B2 (ja) 表面実装部品の実装方法
JPH04162696A (ja) Ecパッドの形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514