JPH04292047A - ループ試験回路 - Google Patents
ループ試験回路Info
- Publication number
- JPH04292047A JPH04292047A JP3081582A JP8158291A JPH04292047A JP H04292047 A JPH04292047 A JP H04292047A JP 3081582 A JP3081582 A JP 3081582A JP 8158291 A JP8158291 A JP 8158291A JP H04292047 A JPH04292047 A JP H04292047A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- loop
- host device
- switch circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 abstract description 13
- 238000000926 separation method Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明はループ試験回路に関し、特に上位
装置からのデータ信号を折返すループ試験回路に関する
。
装置からのデータ信号を折返すループ試験回路に関する
。
【０００２】
【従来技術】従来、この種のループ試験回路においては
、図２に示すように、ループ制御ビット分離回路３が上
位装置（図示せず）からの制御信号にループ制御ビット
を検出すると、ループ制御ビット分離回路３からループ
スイッチ回路１および状態ビット多重回路２に夫々ルー
プスイッチ回路制御信号１０１ および状態ビット多重
回路制御信号１０２ が出力される。ループスイッチ回
路１はループ制御ビット分離回路３からのループスイッ
チ回路制御信号１０１ を受取ると、上位装置からのデ
ータ信号を端末装置（図示せず）に送信し、端末装置か
らのデータ信号を上位装置に送信する通常の通信状態か
ら、上位装置からのデータ信号を上位装置に折返す試験
状態への切換えを行う。また、状態ビット多重回路２は
ループ制御ビット分離回路３からの状態ビット多重回路
制御信号１０２ を受取ると、ループ制御に対する指示
を受取ったことを上位装置に通知するための状態ビット
を多重する。つまり、状態ビット多重回路２はループス
イッチ回路１が正常に動作したかどうかにかかわらず、
上位装置に状態ビットを送信していた。
、図２に示すように、ループ制御ビット分離回路３が上
位装置（図示せず）からの制御信号にループ制御ビット
を検出すると、ループ制御ビット分離回路３からループ
スイッチ回路１および状態ビット多重回路２に夫々ルー
プスイッチ回路制御信号１０１ および状態ビット多重
回路制御信号１０２ が出力される。ループスイッチ回
路１はループ制御ビット分離回路３からのループスイッ
チ回路制御信号１０１ を受取ると、上位装置からのデ
ータ信号を端末装置（図示せず）に送信し、端末装置か
らのデータ信号を上位装置に送信する通常の通信状態か
ら、上位装置からのデータ信号を上位装置に折返す試験
状態への切換えを行う。また、状態ビット多重回路２は
ループ制御ビット分離回路３からの状態ビット多重回路
制御信号１０２ を受取ると、ループ制御に対する指示
を受取ったことを上位装置に通知するための状態ビット
を多重する。つまり、状態ビット多重回路２はループス
イッチ回路１が正常に動作したかどうかにかかわらず、
上位装置に状態ビットを送信していた。
【０００３】このような従来のループ試験回路では、ル
ープスイッチ回路１が正常に動作したかどうかにかかわ
らず、状態ビット多重回路２から上位装置に状態ビット
が送信されていたので、上位装置側でデータ信号がルー
プスイッチ回路１から折返されないことを検出するまで
、ループスイッチ回路１の異常を検出することができな
いという問題があった。また、上位装置側でデータ信号
がループスイッチ回路１から折返されないことを検出し
ても、異常が発生した箇所を特定することができないと
いう問題があった。
ープスイッチ回路１が正常に動作したかどうかにかかわ
らず、状態ビット多重回路２から上位装置に状態ビット
が送信されていたので、上位装置側でデータ信号がルー
プスイッチ回路１から折返されないことを検出するまで
、ループスイッチ回路１の異常を検出することができな
いという問題があった。また、上位装置側でデータ信号
がループスイッチ回路１から折返されないことを検出し
ても、異常が発生した箇所を特定することができないと
いう問題があった。
【０００４】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、ループスイッチ回路の
異常を早期に検出することができ、異常が発生した箇所
の特定が可能になるループ試験回路の提供を目的とする
。
点を除去すべくなされたもので、ループスイッチ回路の
異常を早期に検出することができ、異常が発生した箇所
の特定が可能になるループ試験回路の提供を目的とする
。
【０００５】
【発明の構成】本発明によるループ試験回路は、上位装
置からのループ制御ビットを受信したとき、ループスイ
ッチ回路を制御するとともに上位装置に状態ビットを送
出するループ試験回路であって、前記状態ビットを前記
ループスイッチ回路を介して前記上位装置に送出するよ
うにしたことを特徴とする。
置からのループ制御ビットを受信したとき、ループスイ
ッチ回路を制御するとともに上位装置に状態ビットを送
出するループ試験回路であって、前記状態ビットを前記
ループスイッチ回路を介して前記上位装置に送出するよ
うにしたことを特徴とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、ループ制御ビット分離回路
３が上位装置（図示せず）からの制御信号にループ制御
ビットを検出すると、ループ制御ビット分離回路３から
ループスイッチ回路１および状態ビット多重回路２に夫
々ループスイッチ回路制御信号１０１ および状態ビッ
ト多重回路制御信号１０２ が出力される。
ック図である。図において、ループ制御ビット分離回路
３が上位装置（図示せず）からの制御信号にループ制御
ビットを検出すると、ループ制御ビット分離回路３から
ループスイッチ回路１および状態ビット多重回路２に夫
々ループスイッチ回路制御信号１０１ および状態ビッ
ト多重回路制御信号１０２ が出力される。
【０００８】ループスイッチ回路１はループ制御ビット
分離回路３からのループスイッチ回路制御信号１０１
を受取ると、上位装置からのデータ信号を端末装置（図
示せず）に送信し、端末装置からのデータ信号を上位装
置に送信する通常の通信状態から、上位装置からのデー
タ信号を上位装置に折返す試験状態への切換えを行う。
分離回路３からのループスイッチ回路制御信号１０１
を受取ると、上位装置からのデータ信号を端末装置（図
示せず）に送信し、端末装置からのデータ信号を上位装
置に送信する通常の通信状態から、上位装置からのデー
タ信号を上位装置に折返す試験状態への切換えを行う。
【０００９】また、状態ビット多重回路２はループスイ
ッチ回路１とループ制御ビット分離回路３との間に設け
られており、ループ制御ビット分離回路３からの状態ビ
ット多重回路制御信号１０２ を受取ると、ループ制御
に対する指示を受取ったことを上位装置に通知するため
の状態ビットをループ制御ビット分離回路３からループ
スイッチ回路１への信号に多重する。よって、ループ制
御ビット分離回路３が上位装置からの制御信号にループ
制御ビットを検出したとき、ループスイッチ回路１が正
常に動作した場合には、状態ビット多重回路２で状態ビ
ットが多重化された信号がループスイッチ回路１から上
位装置に折返される。一方、ループスイッチ回路１が正
常に動作しなければ、状態ビット多重回路２で状態ビッ
トが多重化された信号がループスイッチ回路１から上位
装置に折返されることはない。
ッチ回路１とループ制御ビット分離回路３との間に設け
られており、ループ制御ビット分離回路３からの状態ビ
ット多重回路制御信号１０２ を受取ると、ループ制御
に対する指示を受取ったことを上位装置に通知するため
の状態ビットをループ制御ビット分離回路３からループ
スイッチ回路１への信号に多重する。よって、ループ制
御ビット分離回路３が上位装置からの制御信号にループ
制御ビットを検出したとき、ループスイッチ回路１が正
常に動作した場合には、状態ビット多重回路２で状態ビ
ットが多重化された信号がループスイッチ回路１から上
位装置に折返される。一方、ループスイッチ回路１が正
常に動作しなければ、状態ビット多重回路２で状態ビッ
トが多重化された信号がループスイッチ回路１から上位
装置に折返されることはない。
【００１０】このように、状態ビット多重回路２をルー
プ制御ビット分離回路３とループスイッチ回路１との間
に設け、状態ビット多重回路２からの状態ビットをルー
プスイッチ回路１を介して上位装置に送出するようにす
ることによって、ループスイッチ回路１に異常が発生し
て上位装置からのデータ信号を折返せないとき、状態ビ
ット多重回路２からの状態ビットも上位装置に送信され
ない。よって、ループスイッチ回路１の異常を早期に検
出することができ、異常が発生した箇所の特定を可能と
することができる。すなわち、状態ビット多重回路２か
らの状態ビットが上位装置に送信されなければ、上位装
置はループスイッチ回路１の異常、または上位装置とル
ープスイッチ回路１との間の伝送路の異常と判断するこ
とができる。
プ制御ビット分離回路３とループスイッチ回路１との間
に設け、状態ビット多重回路２からの状態ビットをルー
プスイッチ回路１を介して上位装置に送出するようにす
ることによって、ループスイッチ回路１に異常が発生し
て上位装置からのデータ信号を折返せないとき、状態ビ
ット多重回路２からの状態ビットも上位装置に送信され
ない。よって、ループスイッチ回路１の異常を早期に検
出することができ、異常が発生した箇所の特定を可能と
することができる。すなわち、状態ビット多重回路２か
らの状態ビットが上位装置に送信されなければ、上位装
置はループスイッチ回路１の異常、または上位装置とル
ープスイッチ回路１との間の伝送路の異常と判断するこ
とができる。
【００１１】
【発明の効果】以上説明したように本発明によれば、上
位装置からのループ制御ビットを受信したことを上位装
置に通知するための状態ビットをループスイッチ回路を
介して上位装置に送出するようにすることによって、ル
ープスイッチ回路の異常を早期に検出することができ、
異常が発生した箇所の特定が可能になるという効果があ
る。
位装置からのループ制御ビットを受信したことを上位装
置に通知するための状態ビットをループスイッチ回路を
介して上位装置に送出するようにすることによって、ル
ープスイッチ回路の異常を早期に検出することができ、
異常が発生した箇所の特定が可能になるという効果があ
る。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１ ループスイッチ回路
２ 状態ビット多重回路
３ ループ制御ビット分離回路
Claims (1)
- 【請求項１】 上位装置からのループ制御ビットを受
信したとき、ループスイッチ回路を制御するとともに上
位装置に状態ビットを送出するループ試験回路であって
、前記状態ビットを前記ループスイッチ回路を介して前
記上位装置に送出するようにしたことを特徴とするルー
プ試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158291A JP3160927B2 (ja) | 1991-03-20 | 1991-03-20 | ループ試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158291A JP3160927B2 (ja) | 1991-03-20 | 1991-03-20 | ループ試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04292047A true JPH04292047A (ja) | 1992-10-16 |
| JP3160927B2 JP3160927B2 (ja) | 2001-04-25 |
Family
ID=13750315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8158291A Expired - Fee Related JP3160927B2 (ja) | 1991-03-20 | 1991-03-20 | ループ試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160927B2 (ja) |
-
1991
- 1991-03-20 JP JP8158291A patent/JP3160927B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3160927B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313456A (en) | Data link protecting system | |
| US5936938A (en) | System and method for providing switching between paths in a telecommunications system | |
| CA2014994C (en) | Protected information transfer system | |
| JPH04292047A (ja) | ループ試験回路 | |
| JP4045415B2 (ja) | イーサネット通信装置 | |
| JP3132685B2 (ja) | 送受信装置 | |
| JP2876908B2 (ja) | 伝送路障害通知方式 | |
| JP2003248633A (ja) | 耐障害性環境でバイナリ信号の状態を符号化／復号する方法 | |
| JPH06161912A (ja) | データバス制御方式 | |
| JPH02210929A (ja) | 交換機の端末初期化装置 | |
| JPH07154302A (ja) | 伝送路切替装置 | |
| JPH02148931A (ja) | 自動データ通信方式 | |
| JP2000068988A (ja) | 外部クロック制御方式及び多重装置 | |
| JPS6148249A (ja) | 回線切替装置 | |
| JPH06197044A (ja) | 伝送装置 | |
| JPH0326939B2 (ja) | ||
| JPH0787429B2 (ja) | 警報表示信号伝送方式 | |
| JPH05183605A (ja) | シリアルインタフェースのハードウエア制御システム | |
| JPH08191319A (ja) | データ通信システム | |
| JPH0158904B2 (ja) | ||
| JPH05336090A (ja) | 同期モード切替方式 | |
| JPH0618361B2 (ja) | 送信信号切換方式 | |
| JPH04129436A (ja) | 時分割多重化装置 | |
| JP2000004275A (ja) | 送受信システム | |
| JPH11243385A (ja) | クロック切替機能監視システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |