JPH0429253B2 - - Google Patents

Info

Publication number
JPH0429253B2
JPH0429253B2 JP56161323A JP16132381A JPH0429253B2 JP H0429253 B2 JPH0429253 B2 JP H0429253B2 JP 56161323 A JP56161323 A JP 56161323A JP 16132381 A JP16132381 A JP 16132381A JP H0429253 B2 JPH0429253 B2 JP H0429253B2
Authority
JP
Japan
Prior art keywords
transistor
base
switching
whose
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56161323A
Other languages
Japanese (ja)
Other versions
JPS5862936A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56161323A priority Critical patent/JPS5862936A/en
Publication of JPS5862936A publication Critical patent/JPS5862936A/en
Publication of JPH0429253B2 publication Critical patent/JPH0429253B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は入力切換式の電子スイツチ回路に係
り、特にその切換ノイズおよび切換誤差が発生し
ないように改良したものに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input switching type electronic switch circuit, and more particularly to an improved circuit in which switching noise and switching errors do not occur.

従来、音響機器におけるイコライザ切換回路等
に用いられる電子スイツチ回路として第1図に示
すように構成されたものが知られている。
2. Description of the Related Art Conventionally, an electronic switch circuit configured as shown in FIG. 1 is known as an electronic switch circuit used in an equalizer switching circuit or the like in an audio device.

すなわち、これはバイポーラトランジスタによ
る入力切換式のアナログスイツチ回路であつて、
正負電源+VCC,−VEE間に接続されたトランジ
スタQ1〜Q8により概略ダブルバランス差動回
路構成となされており、トランジスタQ3,Q6
の各ベースX,Yに選択的にスイツチング電圧が
供給されることによつて信号源Aからトランジス
タQ1,Q2を介してまたは信号源Bからトラン
ジスタQ4,Q5を介して出力端子OUTにいず
れかの信号を導出するものである。なお、トラン
ジスタQ7,Q8はカレントミラー用である。
In other words, this is an input switching type analog switch circuit using bipolar transistors.
The transistors Q1 to Q8 connected between the positive and negative power supplies +VCC and -VEE form a roughly double-balanced differential circuit configuration, and the transistors Q3 and Q6
By selectively supplying a switching voltage to each base X, Y of It derives the signal. Note that transistors Q7 and Q8 are for current mirrors.

ところで、この場合トランジスタQ3がオンし
ている間はトランジスタQ6がオフとなる関係か
らトランジスタQ4はオフしている。このため、
トランジスタQ4がオンのときに充電した信号源
B側の結合コンデンサCBは抵抗RBを介して放電
されている。
By the way, in this case, while the transistor Q3 is on, the transistor Q6 is off, so the transistor Q4 is off. For this reason,
The coupling capacitor CB on the signal source B side, which is charged when the transistor Q4 is on, is discharged via the resistor RB.

ここで、トランジスタQ3がオンされた直後の
出力端子OUTの電位は第2図のイ部のように、
0電位からトランジスタQ1のベースが抵抗RA
を短絡して設置にバイアスされたときのオフセツ
ト電位+VBOに上昇した後に、信号源A側の結
合コンデンサCAと抵抗RAで定まる時定数を有
して低下し定常状態時の電位−VBに落ち着くこ
とになる。この状態においてスイツチング電圧が
トランジスタQ6側に切換えられたとすると、出
力端子OUTの電位は第2図のロ部のように再び
一担上述のオフセツト電位+VBOに上昇した後
に定常状態時の電位−VBに低下することにな
る。
Here, the potential of the output terminal OUT immediately after the transistor Q3 is turned on is as shown in part A of FIG.
From 0 potential, the base of transistor Q1 becomes resistor RA
After short-circuiting and increasing the offset potential to +VBO when biased, it decreases with a time constant determined by the coupling capacitor CA and resistor RA on the signal source A side and settles at the steady state potential -VB. become. If the switching voltage is switched to the transistor Q6 side in this state, the potential at the output terminal OUT rises by one step again to the above-mentioned offset potential +VBO as shown in the lower part of Fig. 2, and then returns to the steady state potential -VB. This will result in a decline.

しかるに、このような切換え直後の出力電位の
大きな変動は、取りも直さず切換えノイズとして
外部に送出されることになるので好ましくない。
However, such large fluctuations in the output potential immediately after switching are undesirable because they are transmitted to the outside as switching noise without being corrected.

第1図に示す回路の欠点である切換えノイズを
除去する考えは特開昭54−75981号に記載の内容
から既に周知のことである。しかし特開昭54−
75981号に記載の回路は入力用トランジスタ6に
流れる電流と補償用トランジスタ32に流れる電
流はそれぞれ別々の電流源28,36から供給さ
れるため、各電流源28,36の間に電流誤差を
生じやすく、これが出力レベルの誤差となつて現
われ、完全な補償が得られないものであつた。
The idea of eliminating switching noise, which is a drawback of the circuit shown in FIG. 1, is already well known from the content described in Japanese Patent Laid-Open No. 75981/1983. However, JP-A-54-
In the circuit described in No. 75981, since the current flowing to the input transistor 6 and the current flowing to the compensation transistor 32 are supplied from separate current sources 28 and 36, a current error occurs between each current source 28 and 36. This easily manifested itself as an error in the output level, making it impossible to obtain complete compensation.

そこで、この発明は以上のような点に鑑みてな
されたもので、簡易にしてしかも確実に切換えノ
イズの発生を防止し得るとともに電流源の誤差電
流の発生を防止するように改良した極めて良好な
る入力切換式の電子スイツチ回路を提供すること
を目的としている。
Therefore, the present invention has been made in view of the above points, and is an extremely good and improved method that can simply and reliably prevent the generation of switching noise and also prevent the generation of error current in the current source. The purpose of this invention is to provide an input switching type electronic switch circuit.

すなわち、この発明による入力切換式の電子ス
イツチ回路は入力用の第1トランジスタに対しベ
ース共通になされた第2のトランジスタを付設
し、第1のトランジスタがオン状態で流れる電流
と等しい電流を第1のトランジスタのオフ状態時
に第2のトランジスタに流すようにするとともに
第1,第2のトランジスタに電流を流す電流源を
共通化して構成することにより、切換えノイズお
よび切換え誤差が生じないようにした点に特微を
有している。
That is, the input switching type electronic switch circuit according to the present invention is provided with a second transistor whose base is common to the first transistor for input, and a current equal to the current flowing when the first transistor is in the on state is transferred to the first transistor. Switching noise and switching errors are avoided by making the current flow to the second transistor when the transistor is off, and by configuring a common current source that flows the current to the first and second transistors. It has the characteristics of

以下図面を参照してこの発明の一実施例につき
詳細に説明する。
An embodiment of the present invention will be described in detail below with reference to the drawings.

すなわち第3図に示すように一端が接地された
信号源Aの他端は結合コンデンサCAおよびバイ
アス用の抵抗RAを直列にして接地されている。
このコンデンサCAと抵抗RAとの接続中点Aは
一方の切換回路11を構成する入力用トランジス
タQ11のベースに接続されている。
That is, as shown in FIG. 3, one end of the signal source A is grounded, and the other end is grounded with a coupling capacitor CA and a bias resistor RA connected in series.
A midpoint A between the capacitor CA and the resistor RA is connected to the base of an input transistor Q11 constituting one switching circuit 11.

ここで、入力用トランジスタQ11はダイオー
ド接続の入力用トランジスタQ12と共に差動対
状になされ、それらの共通エミツタがスイツチン
グトランジスタQ13のコレタクに接続されてい
る。このスイツチングトランジスタQ13は、そ
のベースが一方のスイツチング電圧供給端子Xに
接続され且つそのエミツタが定電流源11を介し
て負電源−VEEに接続されている。
Here, the input transistor Q11 and the diode-connected input transistor Q12 form a differential pair, and their common emitter is connected to the collector of the switching transistor Q13. The switching transistor Q13 has its base connected to one switching voltage supply terminal X, and its emitter connected to the negative power supply -VEE via the constant current source 11.

そして、前記入力用トランジスタQ11のベー
スにベースが共通接続された補償用トランジスタ
Q14は、そのコレクタが正電源+VCCに接続
され、エミツタがトランジスタQ15のコレクタ
に接続されている。このトランジスタQ15と共
通ベースおよび共通エミツタ関係になされたトラ
ンジスタQ16は、ベースがバイアス電源VAを
介して負電源−VEEに接続され且つエミツタが
前記スイツチングトランジスタQ13のエミツタ
に接続され、さらに残るるコレタクが正電源+
VCCに接続されている。
A compensation transistor Q14 whose base is commonly connected to the base of the input transistor Q11 has its collector connected to the positive power supply +VCC, and its emitter connected to the collector of the transistor Q15. A transistor Q16 having a common base and common emitter relationship with this transistor Q15 has its base connected to the negative power supply -VEE via the bias power supply VA, and its emitter connected to the emitter of the switching transistor Q13. is the positive power supply +
Connected to VCC.

以上は図示左半分における一方の切換回路11
部について説明したが、図示右半分における他方
の切換回路21部は上記一方の切換回路11部と
全く対称的になされる信号源B、結合コンデンサ
CB、抵抗RB、入力用トランジスタQ21、ダイ
オード接続の出力用トランジスタQ22、スイツ
チングトランジスタQ23、補償用トランジスタ
Q24、トランジスタQ25,Q26定電流源I
2、スイツチング電圧供給端Y、バイアス電源
VBを有しているもので、その接続関係について
は省略するものとする。
The above is one switching circuit 11 in the left half of the diagram.
The other switching circuit 21 section in the right half of the figure is completely symmetrical with the one switching circuit 11 section, and includes a signal source B and a coupling capacitor.
CB, resistor RB, input transistor Q21, diode-connected output transistor Q22, switching transistor Q23, compensation transistor Q24, transistors Q25, Q26 constant current source I
2. Switching voltage supply terminal Y, bias power supply
VB, and the connection relationship will be omitted.

なお、図中OUTは両切換回路11,21の各
ダイオード接続の出力用トランジスタQ12,Q
22の共通ベースに接続された出力端子である。
In the figure, OUT is the diode-connected output transistor Q12, Q of both switching circuits 11, 21.
This is an output terminal connected to the common base of 22.

また、Q31,Q32は両切換回路11,21
の各差動対状トランジスタQ11,Q12および
Q21,Q22に共用されるカレントミラーを構
成するトランジスタであつて、当該トランジスタ
のコレクタ回路と正電源+VCC間に接続されて
いる。
In addition, Q31 and Q32 are both switching circuits 11 and 21.
A transistor forming a current mirror shared by the differential pair transistors Q11, Q12 and Q21, Q22, and is connected between the collector circuit of the transistor and the positive power supply +VCC.

而して、以上の構成において一方の切換回路1
1におけるスイツチング電圧供給端Xがローレベ
ルLであつたとすると、トランジスタQ11,Q
12,Q13がオフとなる。トランジスタQ1
4,Q15,Q16がオンとなる。トランジスタ
Q13がオフしていることから、トランジスタQ
15,Q16にはこれらがペア性が確保されてい
ればそれぞれ電流I1/2が流れ、トランジスタQ
15に流れ電流I1/2がトランジスタQ14に流
れる。トランジスタQ16はトランジスタQ14
にI1/2に電流を流すためのものである。トラン
ジスタQ14のベース電流が結合コンデンサCA
が充電されて定常状態に入る。
Therefore, in the above configuration, one switching circuit 1
If the switching voltage supply terminal X in 1 is at low level L, the transistors Q11, Q
12, Q13 is turned off. Transistor Q1
4, Q15, and Q16 are turned on. Since transistor Q13 is off, transistor Q
15 and Q16, if pairability is ensured, a current I1/2 will flow in each of them, and the transistor Q
15, and current I1/2 flows to transistor Q14. Transistor Q16 is transistor Q14
This is to cause current to flow through I1/2. The base current of transistor Q14 is connected to the coupling capacitor CA
is charged and enters steady state.

この状態において、スイツチング電偉供給端X
がハイレベルHに切換えられたとすると、今度は
トランジスタQ14,Q15,Q16がオフで、
トランジスタQ11,Q12,Q13がオンとな
る。このとき、入力用トランジスタQ11には電
流I1/2が流れることになる。
In this state, the switching power supply end
Suppose that is switched to high level H, transistors Q14, Q15, and Q16 are off this time,
Transistors Q11, Q12, and Q13 are turned on. At this time, a current I1/2 flows through the input transistor Q11.

つまり、抵抗RAにはトランジスタQ11がオ
ンしたときのベース電流とトランジスタQ14が
オンしたときのベース電流はそれぞれI1/2βとな
る。従つて、入力用トランジスタQ11と補償用
トランジスタQ14とのペア性が確保されていれ
ば両ベース電流つまりA点の入力電位は切換えの
前後で何ら変動しないこととなり、切換えノイズ
が防止できる。
In other words, the base current of the resistor RA when the transistor Q11 is turned on and the base current when the transistor Q14 is turned on are respectively I1/2β. Therefore, if the pairability between the input transistor Q11 and the compensation transistor Q14 is ensured, both base currents, that is, the input potential at point A will not change at all before and after switching, and switching noise can be prevented.

このことは、他方の切換回路21のB点につい
ても同様である。
This also applies to point B of the other switching circuit 21.

すなわち、スイツチング電圧供給端X,Yを交
互にローレベル,ハイレベルに切換えれば、ダイ
オード接続の入力用トランジスタQ12,Q22
のどちらか一方が常にオンしていることになり、
しかも入力電位が変動しないので、切換えノイズ
が発生して外部に送出されることを未然に防止す
ることができる。
That is, if the switching voltage supply terminals X and Y are alternately switched to low level and high level, diode-connected input transistors Q12 and Q22
One of the two will always be on,
Moreover, since the input potential does not fluctuate, it is possible to prevent switching noise from occurring and being transmitted to the outside.

何れか一方がオン状態となるトランジスタQ1
1,Q14に流す電流を定電流源11を共用して
いる、このためトランジスタQ11およびQ14
に流れる電流の誤差がなくすことができる。
Transistor Q1, one of which is in the on state
1, constant current source 11 is shared for the current flowing to Q14, therefore transistors Q11 and Q14
Errors in the current flowing through the circuit can be eliminated.

第4図は他の実施例を示すもので、第3図の入
出力用トランジスタQ11,Q12およびQ2
1,Q22に対してそれぞれダイオード接続のト
ランジスタQ11a,Q12aおよびQ21a,
Q22aを直列に接続して高耐圧化したものであ
る。
FIG. 4 shows another embodiment, in which the input/output transistors Q11, Q12 and Q2 of FIG.
1 and Q22, respectively, diode-connected transistors Q11a, Q12a and Q21a,
Q22a is connected in series to increase the withstand voltage.

また、第4図ではスイツチング電圧供給端X,
Yがダイオード接続のトランジスタQ41,Q4
2を介して一端子にまとめられることにより、ハ
イレベル,ローレベルの切換えで左右の入力を切
換えることができるようになされている。なお、
抵抗R1〜R3およびトランジスタQ43〜Q4
6は上記バイアス電源VA,VBおよびI1,I
2を構成するものである。
In addition, in Fig. 4, the switching voltage supply terminal X,
Y is a diode-connected transistor Q41, Q4
2 into one terminal, it is possible to switch between the left and right inputs by switching between high and low levels. In addition,
Resistors R1-R3 and transistors Q43-Q4
6 is the bias power supply VA, VB and I1, I
2.

そして、かかる第4図の実施例によつても第3
図の場合と同様に切換えノイズの発生を未然に防
止するとともに電流源の誤差電流の発生を防止す
ることができる。
In the embodiment shown in FIG. 4, the third
As in the case shown in the figure, it is possible to prevent the occurrence of switching noise and also to prevent the occurrence of error current of the current source.

なお、この発明は上記し且つ図示した実施例に
のみ限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
It goes without saying that the present invention is not limited to the embodiments described above and illustrated, and that various modifications and applications can be made without departing from the gist of the invention.

従つて、以上詳述したようにこの発明によれ
ば、簡易にしてしかも確実に切換えノイズの発生
を防止得るとともに電流源の誤差電流の発生を防
止するように改良した極めて良好なる入力切換式
の電子スイツチ回路を提供することが可能とな
る。
Therefore, as detailed above, according to the present invention, there is provided an extremely good input switching type that is improved to simply and reliably prevent the generation of switching noise and to prevent the generation of error current of the current source. It becomes possible to provide electronic switch circuits.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の入力切換式電子スイツチ回路を
示す構成図、第2図は第1図の動作を説明するた
めの波形図、第3図はこの発明に係る電子スイツ
チ回路の一実施例を示す構成図、第4図は同じく
他の実施例を示す構成図である。 Q11〜Q16,Q21〜Q26,Q31,Q
32…トランジスタ、A,B…信号源、VA,
VB…バイアス電源、OUT…出力端子、CA,CB
…コンデンサ、Ra,RB…抵抗、I1,I2…定
電流源、X,Y…スイツチング電圧供給端。
FIG. 1 is a configuration diagram showing a conventional input switching type electronic switch circuit, FIG. 2 is a waveform diagram for explaining the operation of FIG. 1, and FIG. 3 is an example of an electronic switch circuit according to the present invention. The configuration diagram shown in FIG. 4 is a configuration diagram similarly showing another embodiment. Q11-Q16, Q21-Q26, Q31, Q
32...Transistor, A, B...Signal source, VA,
VB…bias power supply, OUT…output terminal, CA, CB
...Capacitor, Ra, RB...Resistor, I1, I2... Constant current source, X, Y... Switching voltage supply terminal.

Claims (1)

【特許請求の範囲】 1 第1の電源にエミツタが共通に接続され、ベ
ースが共通に接続されてカレントミラー回路をな
す第1,第2のトランジスタと、 コレクタが前記第1,第2のトランジスタのベ
ースと前記第2のトランジスタのコレクタに接続
された入力用トランジスタと、 この入力用トランジスタのベースと入力信号を
供給する信号源との間に挿入された時定数回路
と、 前記入力用トランジスタのエミツタにコレクタ
が接続され、ベースに外部からスイツチング信号
が与えられるスイツチング用トランジスタと、 前記入力用トランジスタのオン状態で流れる電
流に等しい補償用の電流を前記入力用トランジス
タのオフ状態で前記時定数回路に対し流すため
に、前記スイツチング用トランジスタのエミツタ
と前記第1の電源との間に挿入された補償用トラ
ンジスタ回路と、 前記スイツチング用トランジスタのエミツタと
第2の電源との間に挿入され、前記入力用トラン
ジスタおよび前記補償用トランジスタ回路に共通
に電流を流す電流源と、 前記入力用トランジスタとエミツタが共通に接
続され、ベースとコレクタとが前記第1のトラン
ジスタのコレクタに接続された出力用トランジス
タとを有し、 前記補償用トランジスタ回路が、 コレクタが前記第1の電源に接続され、ベース
が前記入力用トランジスタのベースと共通に接続
される第1の補償用トランジスタと、 コレクタが前記第1の補償用トランジスタのエ
ミツタに接続され、ベースがバイアス電源を介し
て前記第2の電源に接続され、エミツタが前記ス
イツチング用トランジスタのエミツタと前記電流
源とに接続された第2の補償用トランジスタと、 コレクタが前記第1の電源に接続され、ベース
が前記第2の補償用トランジスタのベースと共通
に接続され、エミツタが前記スイツチング用トラ
ンジスタのエミツタと前記電流源とに接続された
第3の補償用トランジスタとを有し、 前記出力用トランジスタのコレクタから出力を
取り出す電子スイツチ回路。
[Scope of Claims] 1. First and second transistors whose emitters are commonly connected to a first power source and whose bases are commonly connected to form a current mirror circuit, and whose collectors are the first and second transistors. an input transistor connected to the base of the input transistor and the collector of the second transistor; a time constant circuit inserted between the base of the input transistor and a signal source that supplies the input signal; a switching transistor whose collector is connected to its emitter and to which a switching signal is applied from the outside to its base; and a compensation current equal to the current flowing when the input transistor is in the on state, and which is connected to the time constant circuit when the input transistor is in the off state. a compensating transistor circuit inserted between the emitter of the switching transistor and the second power source in order to cause the current to flow relative to the switching transistor; and a compensation transistor circuit inserted between the emitter of the switching transistor and the second power source to a current source that commonly flows current through the input transistor and the compensation transistor circuit; and an output transistor whose emitter is commonly connected to the input transistor and whose base and collector are connected to the collector of the first transistor. and a first compensation transistor whose collector is connected to the first power supply and whose base is commonly connected to the base of the input transistor; and the collector is connected to the first power supply. a second compensation transistor connected to the emitter of the compensation transistor, a base connected to the second power supply via a bias power supply, and an emitter connected to the emitter of the switching transistor and the current source; , a third compensation whose collector is connected to the first power supply, whose base is commonly connected to the base of the second compensation transistor, and whose emitter is connected to the emitter of the switching transistor and the current source. an electronic switch circuit, comprising: a transistor for output, and extracts an output from a collector of the transistor for output.
JP56161323A 1981-10-09 1981-10-09 Electronic switch circuit Granted JPS5862936A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56161323A JPS5862936A (en) 1981-10-09 1981-10-09 Electronic switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56161323A JPS5862936A (en) 1981-10-09 1981-10-09 Electronic switch circuit

Publications (2)

Publication Number Publication Date
JPS5862936A JPS5862936A (en) 1983-04-14
JPH0429253B2 true JPH0429253B2 (en) 1992-05-18

Family

ID=15732901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56161323A Granted JPS5862936A (en) 1981-10-09 1981-10-09 Electronic switch circuit

Country Status (1)

Country Link
JP (1) JPS5862936A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3703785A1 (en) * 1987-02-07 1988-08-18 Philips Patentverwaltung CIRCUIT ARRANGEMENT FOR SELECTively CONNECTING SIGNAL SOURCES TO A SIGNAL SIGNAL

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171B2 (en) * 1977-11-30 1984-01-05 株式会社日立製作所 electronic switching circuit

Also Published As

Publication number Publication date
JPS5862936A (en) 1983-04-14

Similar Documents

Publication Publication Date Title
US4600893A (en) Differential amplifier with improved dynamic range
US5767727A (en) Trippler and quadrupler operable at a low power source voltage of three volts or less
US4654602A (en) Current mirror circuit
US5140181A (en) Reference voltage source circuit for a Darlington circuit
JP2546004B2 (en) Level conversion circuit
US4808856A (en) Low voltage phase comparator
JPH0429253B2 (en)
JPH10190375A (en) Operationnal amplifier circuit
US5103117A (en) Latch circuit
JPS6252486B2 (en)
JPH0479171B2 (en)
JPH0519321B2 (en)
JP3400354B2 (en) Current source circuit
JPH06232663A (en) Variable gain amplifier
JP3406468B2 (en) Constant voltage generator
JP3074963B2 (en) Signal switching circuit
EP0134402A1 (en) Integrated injection logic circuit
JPH0151207B2 (en)
JP2000082942A (en) Voltage comparator
JP2600648B2 (en) Differential amplifier circuit
JPS6340915Y2 (en)
JPH05347516A (en) Amplifier
JPH06260925A (en) Level shift circuit
JPS6155805B2 (en)
JPH08222971A (en) Operational amplifier