JPH0429253B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は入力切換式の電子スイツチ回路に係
り、特にその切換ノイズおよび切換誤差が発生し
ないように改良したものに関する。

従来、音響機器におけるイコライザ切換回路等
に用いられる電子スイツチ回路として第１図に示
すように構成されたものが知られている。

すなわち、これはバイポーラトランジスタによ
る入力切換式のアナログスイツチ回路であつて、
正負電源＋VCC，−VEE間に接続されたトランジ
スタＱ１〜Ｑ８により概略ダブルバランス差動回
路構成となされており、トランジスタＱ３，Ｑ６
の各ベースＸ，Ｙに選択的にスイツチング電圧が
供給されることによつて信号源Ａからトランジス
タＱ１，Ｑ２を介してまたは信号源Ｂからトラン
ジスタＱ４，Ｑ５を介して出力端子OUTにいず
れかの信号を導出するものである。なお、トラン
ジスタＱ７，Ｑ８はカレントミラー用である。

ところで、この場合トランジスタＱ３がオンし
ている間はトランジスタＱ６がオフとなる関係か
らトランジスタＱ４はオフしている。このため、
トランジスタＱ４がオンのときに充電した信号源
Ｂ側の結合コンデンサCBは抵抗RBを介して放電
されている。

ここで、トランジスタＱ３がオンされた直後の
出力端子OUTの電位は第２図のイ部のように、
０電位からトランジスタＱ１のベースが抵抗RA
を短絡して設置にバイアスされたときのオフセツ
ト電位＋VBOに上昇した後に、信号源Ａ側の結
合コンデンサCAと抵抗RAで定まる時定数を有
して低下し定常状態時の電位−VBに落ち着くこ
とになる。この状態においてスイツチング電圧が
トランジスタＱ６側に切換えられたとすると、出
力端子OUTの電位は第２図のロ部のように再び
一担上述のオフセツト電位＋VBOに上昇した後
に定常状態時の電位−VBに低下することにな
る。

しかるに、このような切換え直後の出力電位の
大きな変動は、取りも直さず切換えノイズとして
外部に送出されることになるので好ましくない。

第１図に示す回路の欠点である切換えノイズを
除去する考えは特開昭54−75981号に記載の内容
から既に周知のことである。しかし特開昭54−
75981号に記載の回路は入力用トランジスタ６に
流れる電流と補償用トランジスタ３２に流れる電
流はそれぞれ別々の電流源２８，３６から供給さ
れるため、各電流源２８，３６の間に電流誤差を
生じやすく、これが出力レベルの誤差となつて現
われ、完全な補償が得られないものであつた。

そこで、この発明は以上のような点に鑑みてな
されたもので、簡易にしてしかも確実に切換えノ
イズの発生を防止し得るとともに電流源の誤差電
流の発生を防止するように改良した極めて良好な
る入力切換式の電子スイツチ回路を提供すること
を目的としている。

すなわち、この発明による入力切換式の電子ス
イツチ回路は入力用の第１トランジスタに対しベ
ース共通になされた第２のトランジスタを付設
し、第１のトランジスタがオン状態で流れる電流
と等しい電流を第１のトランジスタのオフ状態時
に第２のトランジスタに流すようにするとともに
第１，第２のトランジスタに電流を流す電流源を
共通化して構成することにより、切換えノイズお
よび切換え誤差が生じないようにした点に特微を
有している。

以下図面を参照してこの発明の一実施例につき
詳細に説明する。

すなわち第３図に示すように一端が接地された
信号源Ａの他端は結合コンデンサCAおよびバイ
アス用の抵抗RAを直列にして接地されている。
このコンデンサCAと抵抗RAとの接続中点Ａは
一方の切換回路１１を構成する入力用トランジス
タＱ１１のベースに接続されている。

ここで、入力用トランジスタＱ１１はダイオー
ド接続の入力用トランジスタＱ１２と共に差動対
状になされ、それらの共通エミツタがスイツチン
グトランジスタＱ１３のコレタクに接続されてい
る。このスイツチングトランジスタＱ１３は、そ
のベースが一方のスイツチング電圧供給端子Ｘに
接続され且つそのエミツタが定電流源１１を介し
て負電源−VEEに接続されている。

そして、前記入力用トランジスタＱ１１のベー
スにベースが共通接続された補償用トランジスタ
Ｑ１４は、そのコレクタが正電源＋VCCに接続
され、エミツタがトランジスタＱ１５のコレクタ
に接続されている。このトランジスタＱ１５と共
通ベースおよび共通エミツタ関係になされたトラ
ンジスタＱ１６は、ベースがバイアス電源VAを
介して負電源−VEEに接続され且つエミツタが
前記スイツチングトランジスタＱ１３のエミツタ
に接続され、さらに残るるコレタクが正電源＋
VCCに接続されている。

以上は図示左半分における一方の切換回路１１
部について説明したが、図示右半分における他方
の切換回路２１部は上記一方の切換回路１１部と
全く対称的になされる信号源Ｂ、結合コンデンサ
CB、抵抗RB、入力用トランジスタＱ２１、ダイ
オード接続の出力用トランジスタＱ２２、スイツ
チングトランジスタＱ２３、補償用トランジスタ
Ｑ２４、トランジスタＱ２５，Ｑ２６定電流源Ｉ
２、スイツチング電圧供給端Ｙ、バイアス電源
VBを有しているもので、その接続関係について
は省略するものとする。

なお、図中OUTは両切換回路１１，２１の各
ダイオード接続の出力用トランジスタＱ１２，Ｑ
２２の共通ベースに接続された出力端子である。

また、Ｑ３１，Ｑ３２は両切換回路１１，２１
の各差動対状トランジスタＱ１１，Ｑ１２および
Ｑ２１，Ｑ２２に共用されるカレントミラーを構
成するトランジスタであつて、当該トランジスタ
のコレクタ回路と正電源＋VCC間に接続されて
いる。

而して、以上の構成において一方の切換回路１
１におけるスイツチング電圧供給端Ｘがローレベ
ルＬであつたとすると、トランジスタＱ１１，Ｑ
１２，Ｑ１３がオフとなる。トランジスタＱ１
４，Ｑ１５，Ｑ１６がオンとなる。トランジスタ
Ｑ１３がオフしていることから、トランジスタＱ
１５，Ｑ１６にはこれらがペア性が確保されてい
ればそれぞれ電流I1／２が流れ、トランジスタＱ
１５に流れ電流I1／２がトランジスタＱ１４に流
れる。トランジスタＱ１６はトランジスタＱ１４
にI1／２に電流を流すためのものである。トラン
ジスタＱ１４のベース電流が結合コンデンサCA
が充電されて定常状態に入る。

この状態において、スイツチング電偉供給端Ｘ
がハイレベルＨに切換えられたとすると、今度は
トランジスタＱ１４，Ｑ１５，Ｑ１６がオフで、
トランジスタＱ１１，Ｑ１２，Ｑ１３がオンとな
る。このとき、入力用トランジスタＱ１１には電
流I1／２が流れることになる。

つまり、抵抗RAにはトランジスタＱ１１がオ
ンしたときのベース電流とトランジスタＱ１４が
オンしたときのベース電流はそれぞれI1／2βとな
る。従つて、入力用トランジスタＱ１１と補償用
トランジスタＱ１４とのペア性が確保されていれ
ば両ベース電流つまりＡ点の入力電位は切換えの
前後で何ら変動しないこととなり、切換えノイズ
が防止できる。

このことは、他方の切換回路２１のＢ点につい
ても同様である。

すなわち、スイツチング電圧供給端Ｘ，Ｙを交
互にローレベル，ハイレベルに切換えれば、ダイ
オード接続の入力用トランジスタＱ１２，Ｑ２２
のどちらか一方が常にオンしていることになり、
しかも入力電位が変動しないので、切換えノイズ
が発生して外部に送出されることを未然に防止す
ることができる。

何れか一方がオン状態となるトランジスタＱ１
１，Ｑ１４に流す電流を定電流源１１を共用して
いる、このためトランジスタＱ１１およびＱ１４
に流れる電流の誤差がなくすことができる。

第４図は他の実施例を示すもので、第３図の入
出力用トランジスタＱ１１，Ｑ１２およびＱ２
１，Ｑ２２に対してそれぞれダイオード接続のト
ランジスタＱ１１ａ，Ｑ１２ａおよびＱ２１ａ，
Ｑ２２ａを直列に接続して高耐圧化したものであ
る。

また、第４図ではスイツチング電圧供給端Ｘ，
Ｙがダイオード接続のトランジスタＱ４１，Ｑ４
２を介して一端子にまとめられることにより、ハ
イレベル，ローレベルの切換えで左右の入力を切
換えることができるようになされている。なお、
抵抗Ｒ１〜Ｒ３およびトランジスタＱ４３〜Ｑ４
６は上記バイアス電源VA，VBおよびＩ１，Ｉ
２を構成するものである。

そして、かかる第４図の実施例によつても第３
図の場合と同様に切換えノイズの発生を未然に防
止するとともに電流源の誤差電流の発生を防止す
ることができる。

なお、この発明は上記し且つ図示した実施例に
のみ限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。

従つて、以上詳述したようにこの発明によれ
ば、簡易にしてしかも確実に切換えノイズの発生
を防止得るとともに電流源の誤差電流の発生を防
止するように改良した極めて良好なる入力切換式
の電子スイツチ回路を提供することが可能とな
る。

【図面の簡単な説明】

第１図は従来の入力切換式電子スイツチ回路を
示す構成図、第２図は第１図の動作を説明するた
めの波形図、第３図はこの発明に係る電子スイツ
チ回路の一実施例を示す構成図、第４図は同じく
他の実施例を示す構成図である。 Ｑ１１〜Ｑ１６，Ｑ２１〜Ｑ２６，Ｑ３１，Ｑ
３２…トランジスタ、Ａ，Ｂ…信号源、VA，
VB…バイアス電源、OUT…出力端子、CA，CB
…コンデンサ、Ra，RB…抵抗、Ｉ１，Ｉ２…定
電流源、Ｘ，Ｙ…スイツチング電圧供給端。

Claims (1)

1. 【特許請求の範囲】 １ 第１の電源にエミツタが共通に接続され、ベ
   ースが共通に接続されてカレントミラー回路をな
   す第１，第２のトランジスタと、 コレクタが前記第１，第２のトランジスタのベ
   ースと前記第２のトランジスタのコレクタに接続
   された入力用トランジスタと、 この入力用トランジスタのベースと入力信号を
   供給する信号源との間に挿入された時定数回路
   と、 前記入力用トランジスタのエミツタにコレクタ
   が接続され、ベースに外部からスイツチング信号
   が与えられるスイツチング用トランジスタと、 前記入力用トランジスタのオン状態で流れる電
   流に等しい補償用の電流を前記入力用トランジス
   タのオフ状態で前記時定数回路に対し流すため
   に、前記スイツチング用トランジスタのエミツタ
   と前記第１の電源との間に挿入された補償用トラ
   ンジスタ回路と、 前記スイツチング用トランジスタのエミツタと
   第２の電源との間に挿入され、前記入力用トラン
   ジスタおよび前記補償用トランジスタ回路に共通
   に電流を流す電流源と、 前記入力用トランジスタとエミツタが共通に接
   続され、ベースとコレクタとが前記第１のトラン
   ジスタのコレクタに接続された出力用トランジス
   タとを有し、 前記補償用トランジスタ回路が、 コレクタが前記第１の電源に接続され、ベース
   が前記入力用トランジスタのベースと共通に接続
   される第１の補償用トランジスタと、 コレクタが前記第１の補償用トランジスタのエ
   ミツタに接続され、ベースがバイアス電源を介し
   て前記第２の電源に接続され、エミツタが前記ス
   イツチング用トランジスタのエミツタと前記電流
   源とに接続された第２の補償用トランジスタと、 コレクタが前記第１の電源に接続され、ベース
   が前記第２の補償用トランジスタのベースと共通
   に接続され、エミツタが前記スイツチング用トラ
   ンジスタのエミツタと前記電流源とに接続された
   第３の補償用トランジスタとを有し、 前記出力用トランジスタのコレクタから出力を
   取り出す電子スイツチ回路。