JPS5862936A - 電子スイツチ回路 - Google Patents
電子スイツチ回路Info
- Publication number
- JPS5862936A JPS5862936A JP56161323A JP16132381A JPS5862936A JP S5862936 A JPS5862936 A JP S5862936A JP 56161323 A JP56161323 A JP 56161323A JP 16132381 A JP16132381 A JP 16132381A JP S5862936 A JPS5862936 A JP S5862936A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- transistor
- state
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は入力切換式の電子スイッチ回路に係シ、特に
その切換ノイズが発生しないように改良したものに関す
る。
その切換ノイズが発生しないように改良したものに関す
る。
従来、音響機器におけるイコライデ切換回路等に用いら
れる電子スイッチ回路として第1図に示すように構成さ
れたものが知5れている。
れる電子スイッチ回路として第1図に示すように構成さ
れたものが知5れている。
すなわち、これは/臂イ4−ラトランジスタによる入力
切換式のアナログスイッチ回路であって、正負成源十v
cc # −vII 間に接続されたトランジスタQj
〜Q・によタ概略ダプルノ童ランス差動回路構成となさ
れており、トランジスタQs−Q−の各ペースx、Yに
選択的にスイッチング電圧が供給されることによりて信
号源ムからトランジスタQl”IQIを介してまたは信
号11BからトランジスタQi−Qst−介して出力端
子OUTにいずれかの信号を導出するものである。なお
、トランジスタQy*Q−はカレントミラー用である。
切換式のアナログスイッチ回路であって、正負成源十v
cc # −vII 間に接続されたトランジスタQj
〜Q・によタ概略ダプルノ童ランス差動回路構成となさ
れており、トランジスタQs−Q−の各ペースx、Yに
選択的にスイッチング電圧が供給されることによりて信
号源ムからトランジスタQl”IQIを介してまたは信
号11BからトランジスタQi−Qst−介して出力端
子OUTにいずれかの信号を導出するものである。なお
、トランジスタQy*Q−はカレントミラー用である。
とξろで、この場合トランジスタQ1がオンしている間
はトランジスタQ4がオフしているので、信号源B側の
結合コンデンサC1は抵抗R1t−介して放電されてい
る。
はトランジスタQ4がオフしているので、信号源B側の
結合コンデンサC1は抵抗R1t−介して放電されてい
る。
ここで、トランジスタQsがオフされ喪直後の出力端子
OUTの電位は第2図の(ハ)部のように、0電位から
トランジスタQ1のペースが抵抗8□を短絡して接地に
バイアスされたときのオフセット電位十v10に上昇し
大径に、信号源A側の結合コンデンサC1と抵抗R4で
定まる時定数を有して低下し定常状態時の電位−vlに
落ち着くことになる。 ゛ この状態においてスイッチング電圧がトランジスタロー
偶に切換えられたとすると、出方端子OUTの電位は第
2図の幹)部のように再び一旦上述のオフセット電位十
V、。に上昇した後に定常状態時の電位−V、に低下す
ることになる。
OUTの電位は第2図の(ハ)部のように、0電位から
トランジスタQ1のペースが抵抗8□を短絡して接地に
バイアスされたときのオフセット電位十v10に上昇し
大径に、信号源A側の結合コンデンサC1と抵抗R4で
定まる時定数を有して低下し定常状態時の電位−vlに
落ち着くことになる。 ゛ この状態においてスイッチング電圧がトランジスタロー
偶に切換えられたとすると、出方端子OUTの電位は第
2図の幹)部のように再び一旦上述のオフセット電位十
V、。に上昇した後に定常状態時の電位−V、に低下す
ることになる。
しかるに、このような切換え直後の出方電位の大きな変
動は、取シも直さず切換えノイズとして外部に送出され
ることになるので好ましくない・ そこで、この発明は以上のような点に鑑みてなされたも
ので、部品にしてしかも確実に切換えノイズの発生を防
止し得るように改良した極めて良好なる入力切換式の電
子スイッチ回路を鴫 提供することを目的としている。
動は、取シも直さず切換えノイズとして外部に送出され
ることになるので好ましくない・ そこで、この発明は以上のような点に鑑みてなされたも
ので、部品にしてしかも確実に切換えノイズの発生を防
止し得るように改良した極めて良好なる入力切換式の電
子スイッチ回路を鴫 提供することを目的としている。
すなわち、この発明による入力切換式の電子スイッチ回
路は入力用の第1のトランジスタに対しペースが共通に
なされ九第2のトランジスタを付設し、第1のトランジ
スタがオン状態で[する′4fItと等しい電流を第1
のトランジスター のオフ状態時に第2のトランジスタ
に流すようにaXすることによシ、
切換えノイズが生じないようにした点に特徴を有してい
る。
路は入力用の第1のトランジスタに対しペースが共通に
なされ九第2のトランジスタを付設し、第1のトランジ
スタがオン状態で[する′4fItと等しい電流を第1
のトランジスター のオフ状態時に第2のトランジスタ
に流すようにaXすることによシ、
切換えノイズが生じないようにした点に特徴を有してい
る。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第3図に示すように一端が接地され良信号y
AAの他趨は結合コンデンサC1および抵抗R1を直列
に介してl14jIIAされている。qの結合コンf
y f C,と抵抗R□との接続中点ム紘一方の切換回
路11t−構成すL入力用トランジスタQlのペースに
接続されている。
AAの他趨は結合コンデンサC1および抵抗R1を直列
に介してl14jIIAされている。qの結合コンf
y f C,と抵抗R□との接続中点ム紘一方の切換回
路11t−構成すL入力用トランジスタQlのペースに
接続されている。
こむで、入力用トランジスタQztはダイオード接続の
出力用トランジスタ91mと共に差動対状になされ、そ
れ些の共通二(y夕がスイッチングトランジスタQlの
コレクタに接続されている。このスイッチングトランジ
スタQssは、そのペースが一方のスイッチング電圧供
給端子XK接続され且つそのエミッタが定電流源■1を
介して負竜6i−v□に接続されている。
出力用トランジスタ91mと共に差動対状になされ、そ
れ些の共通二(y夕がスイッチングトランジスタQlの
コレクタに接続されている。このスイッチングトランジ
スタQssは、そのペースが一方のスイッチング電圧供
給端子XK接続され且つそのエミッタが定電流源■1を
介して負竜6i−v□に接続されている。
そして、前記°入力用トランジスタQllと共通ペース
関係になされ九補償用トランジスタQ14は、そのコレ
クタが正電源+VCCに接続され且つそのエミッタがト
ランジスタ91iのコレクタに接続されている。このト
ランジスタQCsと共通ペースおよび共通エミッタ関係
になされたトランジスタQl・ハ、ヘースカハイアx
電s vAを介して負電源−voに接続され且つエミッ
タが前記スイッチングトランジスタQssのエミッタに
接続され、さらに残るコレクタが正電源+vccに接続
されている。
関係になされ九補償用トランジスタQ14は、そのコレ
クタが正電源+VCCに接続され且つそのエミッタがト
ランジスタ91iのコレクタに接続されている。このト
ランジスタQCsと共通ペースおよび共通エミッタ関係
になされたトランジスタQl・ハ、ヘースカハイアx
電s vAを介して負電源−voに接続され且つエミッ
タが前記スイッチングトランジスタQssのエミッタに
接続され、さらに残るコレクタが正電源+vccに接続
されている。
以上は図示左半分における一方の切換回路11部につい
て説明したが、図示右半分における他方の切換回路21
部は上記一方の切換回路11部と全く対称的になされる
信号源B1結合コンデンサC,%抵抗R1、入力用トラ
ンジスタq■。
て説明したが、図示右半分における他方の切換回路21
部は上記一方の切換回路11部と全く対称的になされる
信号源B1結合コンデンサC,%抵抗R1、入力用トラ
ンジスタq■。
ダイオード接続の出力用トランジスタQ■、スイッチン
グトランジスタQ11補償用トラ/ジスタQ鵞4、トラ
ンジスタQmssQss定電流源ls。
グトランジスタQ11補償用トラ/ジスタQ鵞4、トラ
ンジスタQmssQss定電流源ls。
スイッチング電圧供給端Y、バイアス電源v1を有して
いるもので、その接続関係については省略するものとす
る。
いるもので、その接続関係については省略するものとす
る。
なお、図中OUTは両切換回路11ellの各ダイオー
ド接続の出力用トランジスタQ+5eQssの共通ペー
スに接続された出、力端子である。
ド接続の出力用トランジスタQ+5eQssの共通ペー
スに接続された出、力端子である。
また、Qst a Qsmは両切換回路11.21の各
差動対状トランジスタQttsQtsおよびQst*Q
■に共用きれるカレントイラー用トランゾスタで6って
、当鍍トランジスタのコレクタ回路と正電源+vcc間
に接続されている。
差動対状トランジスタQttsQtsおよびQst*Q
■に共用きれるカレントイラー用トランゾスタで6って
、当鍍トランジスタのコレクタ回路と正電源+vcc間
に接続されている。
而して、以上の構成において一方の切換回路11におけ
るスイッチング電圧供給端XがローレベルLでめり九と
すると、トランジスタQ■。
るスイッチング電圧供給端XがローレベルLでめり九と
すると、トランジスタQ■。
Q*s* Qlse Qsls Qsmがオフで、トラ
ンジスタQxas Qti* Ql−がオンとなる。こ
のとき、補償用トランジスタQ14には定電流源!1に
よる電流の半分の電流11/2 が流れることによっ
て、結合コンデンTCAが充電されて定常状態に入る。
ンジスタQxas Qti* Ql−がオンとなる。こ
のとき、補償用トランジスタQ14には定電流源!1に
よる電流の半分の電流11/2 が流れることによっ
て、結合コンデンTCAが充電されて定常状態に入る。
この状態に°おムて、スイッチング電圧供給端Xがハイ
レベルHに切換えられたとすると1今度はトラン、ジメ
タQs4* Qtsa Qisがオフで、トランジスタ
Qtt* Qtsa Qtsa Qtsa Qssがオ
ンとなる。このとき、入力用トランジスタQssには上
記愕慣用トランジスタq14に流れる′電流と等しい電
流It/2が流れることになる。
レベルHに切換えられたとすると1今度はトラン、ジメ
タQs4* Qtsa Qisがオフで、トランジスタ
Qtt* Qtsa Qtsa Qtsa Qssがオ
ンとなる。このとき、入力用トランジスタQssには上
記愕慣用トランジスタq14に流れる′電流と等しい電
流It/2が流れることになる。
ここで、入力用トランジスタQllと補償用トランジス
タQ14とのペア性が確保されていれば両ペース電流つ
′tシはA点の入力電位は切換えの前後で何ら変動しな
い乙ととなる。
タQ14とのペア性が確保されていれば両ペース電流つ
′tシはA点の入力電位は切換えの前後で何ら変動しな
い乙ととなる。
このことは、他方の切換回路21の廊点についても同様
である。
である。
すなわち、スイッチング電圧供給端X、Yを交互にロー
レベル、ハイレベルに切換えれば、ダイオード接続の出
力用トラン、ジメタQtseQtsのどちらか一方が常
にオンしくvhることになり、しかも入力電位が変動し
ないので、従来のように不所望な切換えノイズが発生し
て外部に送出されるようなこ−ζ−を未然に防止するこ
とができる。
レベル、ハイレベルに切換えれば、ダイオード接続の出
力用トラン、ジメタQtseQtsのどちらか一方が常
にオンしくvhることになり、しかも入力電位が変動し
ないので、従来のように不所望な切換えノイズが発生し
て外部に送出されるようなこ−ζ−を未然に防止するこ
とができる。
第4図は他の実施例を示すもので、第3図の入出力トラ
ンジスタQ■* QtmThICFQst sQ■に対
してそれでれダイオード接続のトランジスタQ11*
a QtsaおよびQstaeQssat直列に接続し
て高耐圧化したものである。
ンジスタQ■* QtmThICFQst sQ■に対
してそれでれダイオード接続のトランジスタQ11*
a QtsaおよびQstaeQssat直列に接続し
て高耐圧化したものである。
tた、第4図ではスイッチング電圧供給端X。
Yがダイオード接続のトランジスタQnxsQuを介し
て一端子にまとめられることによシ、ハイレベル、ロー
レベルの切換えで左右の入力を切換えることができるよ
うになされてiる。なお、抵抗R1〜R,およびトラン
ジスタQ41〜Q4−は上記バイアス電源VA # V
lおよび電流源11’ slHを構成するものである
。
て一端子にまとめられることによシ、ハイレベル、ロー
レベルの切換えで左右の入力を切換えることができるよ
うになされてiる。なお、抵抗R1〜R,およびトラン
ジスタQ41〜Q4−は上記バイアス電源VA # V
lおよび電流源11’ slHを構成するものである
。
そして、かかる纂4図の実施例によっても第3図の場合
と同様に切換ノイズの発生を未然に1・。
と同様に切換ノイズの発生を未然に1・。
防止することができる。
なお、′この発明は上記し且つ図示した実施例にのみ限
定される仁となく、仁の発明の要旨を逸脱しない範囲で
種々の変形や適要が可1−でめること紘言°う迄もない
。
定される仁となく、仁の発明の要旨を逸脱しない範囲で
種々の変形や適要が可1−でめること紘言°う迄もない
。
従って、以上゛詳述したようにこの発明によれば、部品
にしてしかも確実に切換えノイズの発生を防止し得るよ
うに改良した極めて良好なる入力切換式′の電子スイッ
チ回w1を提供することが可能となる。
にしてしかも確実に切換えノイズの発生を防止し得るよ
うに改良した極めて良好なる入力切換式′の電子スイッ
チ回w1を提供することが可能となる。
第1図は従来の入力切換式電子スイッチ回路を示す構成
図、第2図はr141図の動作を説明するための波形図
、第3図はこの発明に係る電子スイッチ回路の一実施例
を示す構成図、第4図は同じく他の実施例を示す構成図
である。 Qss〜Qt@e Qms〜Qss a Qst *
Qss” )ランジメタ、A、B・・・信号源s MA
+ VB・・・ノfイアス電源、OUT・・・出力端
子% CA s CB・・・結合コンデンサ、RlI
R,・・・抵抗、11eIz”・定電流源、X、Y・・
・スイッチング電圧供給端。 出願人代理人 弁理士 鈴 江 武 彦sI図 112図 イ U
図、第2図はr141図の動作を説明するための波形図
、第3図はこの発明に係る電子スイッチ回路の一実施例
を示す構成図、第4図は同じく他の実施例を示す構成図
である。 Qss〜Qt@e Qms〜Qss a Qst *
Qss” )ランジメタ、A、B・・・信号源s MA
+ VB・・・ノfイアス電源、OUT・・・出力端
子% CA s CB・・・結合コンデンサ、RlI
R,・・・抵抗、11eIz”・定電流源、X、Y・・
・スイッチング電圧供給端。 出願人代理人 弁理士 鈴 江 武 彦sI図 112図 イ U
Claims (1)
- 入力切換式の電子スイツ、子回路において、入力用トラ
ンジスタに対しペースが共通になされた補償用トランジ
スタを付設し、前記入力用トランジスタがオン状態で流
れる電流に等しい電流を該入力用トランジスタのオフ状
態で前記補償用トランジスタに流す構成とし九ことを特
徴とする電子スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161323A JPS5862936A (ja) | 1981-10-09 | 1981-10-09 | 電子スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161323A JPS5862936A (ja) | 1981-10-09 | 1981-10-09 | 電子スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5862936A true JPS5862936A (ja) | 1983-04-14 |
| JPH0429253B2 JPH0429253B2 (ja) | 1992-05-18 |
Family
ID=15732901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161323A Granted JPS5862936A (ja) | 1981-10-09 | 1981-10-09 | 電子スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862936A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202121A (ja) * | 1987-02-07 | 1988-08-22 | コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ | 接続回路配置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5475981A (en) * | 1977-11-30 | 1979-06-18 | Hitachi Ltd | Electronic switching circuit |
-
1981
- 1981-10-09 JP JP56161323A patent/JPS5862936A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5475981A (en) * | 1977-11-30 | 1979-06-18 | Hitachi Ltd | Electronic switching circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202121A (ja) * | 1987-02-07 | 1988-08-22 | コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ | 接続回路配置 |
| US4827153A (en) * | 1987-02-07 | 1989-05-02 | U.S. Philips Corporation | Circuit arrangement for optionally connecting signal sources to a signal sink |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0429253B2 (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701720A (en) | Capacitive feedback to boost amplifier slew rate | |
| US5148164A (en) | Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data | |
| JPS5862936A (ja) | 電子スイツチ回路 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPS63185107A (ja) | 電圧制御型電流源 | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| US7501878B2 (en) | Amplitude setting circuit | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JPH05891B2 (ja) | ||
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| JPS58117730A (ja) | 集積ecl回路用出力段 | |
| US5285121A (en) | Current switching circuit | |
| JPS5916311B2 (ja) | 比較回路 | |
| JPS63172507A (ja) | バツフア回路 | |
| JP2581388B2 (ja) | データ反転回路 | |
| JPS63161785A (ja) | 直流再生回路 | |
| JPH0381331B2 (ja) | ||
| JPS58121814A (ja) | 振幅制限回路 | |
| JPS6258189B2 (ja) | ||
| JPH0231522B2 (ja) | ||
| JPS596625A (ja) | シリ−ズゲ−ト回路 | |
| JPH0564486B2 (ja) | ||
| JPH0575385A (ja) | 電圧制御型可変移相回路 | |
| JPS62225024A (ja) | 積分回路 | |
| JPH07105710B2 (ja) | 論理回路 |