JPH0429368A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH0429368A JPH0429368A JP2134780A JP13478090A JPH0429368A JP H0429368 A JPH0429368 A JP H0429368A JP 2134780 A JP2134780 A JP 2134780A JP 13478090 A JP13478090 A JP 13478090A JP H0429368 A JPH0429368 A JP H0429368A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- layer
- channel forming
- single crystal
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
- H10D64/647—Schottky drain or source electrodes for IGFETs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は炭化珪素を用いた電界効果トランジスタおよび
その製造方法に関する。さらに詳しくは。
その製造方法に関する。さらに詳しくは。
本発明は、炭化珪素からなるチャネル形成層とソース領
域およびドレイン領域との間に形成される接合が互いに
異なる特性を示す電界効果トラン：スタおよびその製造
方法に関する。
域およびドレイン領域との間に形成される接合が互いに
異なる特性を示す電界効果トラン：スタおよびその製造
方法に関する。
（従来の技術）
炭化珪素は広い禁制帯幅（２，２〜３．３ｅＶ）を有す
一半導体材料である。また、熱的、化学的、およζ機械
的に極めて安定であり、放射線損傷にも強しという優れ
た特徴を持っている。しかも、炭化工素中における電子
の飽和移動速度は、珪素などり他の半導体材料に比べて
大きい。一般に、珪素Ｏような従来の半導体材料を用い
た半導体素子は。
一半導体材料である。また、熱的、化学的、およζ機械
的に極めて安定であり、放射線損傷にも強しという優れ
た特徴を持っている。しかも、炭化工素中における電子
の飽和移動速度は、珪素などり他の半導体材料に比べて
大きい。一般に、珪素Ｏような従来の半導体材料を用い
た半導体素子は。
特に高温、高出力駆動、放射線照射、高側波動ヂなどの
苛酷な条件下では使用が困難である。しｔがって、炭化
珪素を用いた半導体素子は、このＪうな苛酷な条件下で
も使用し得る半導体素子として広範な分野での利用が期
待されている。
苛酷な条件下では使用が困難である。しｔがって、炭化
珪素を用いた半導体素子は、このＪうな苛酷な条件下で
も使用し得る半導体素子として広範な分野での利用が期
待されている。
このような半導体素子の作製を目的として炭化珪素単結
晶を成長させる方法としては、安価で２手の容易な珪素
単結晶基板上に、大きな面積を苓する良質の炭化珪素単
結晶を、化学的気相成長ｎ（ＣＶＤ法）により形成する
方法がある（特開昭５９−２０７９９号）。また、大き
な面積を有する高純度で高品質の炭化珪素バルク単結晶
を昇華法により得ることが可能である（Ｙｔ＋、Ｍ、Ｔ
ａ１ｒｏｖ ａｎｄ Ｖ、Ｆ、Ｔｓｖｅｔｋｏｖ。
晶を成長させる方法としては、安価で２手の容易な珪素
単結晶基板上に、大きな面積を苓する良質の炭化珪素単
結晶を、化学的気相成長ｎ（ＣＶＤ法）により形成する
方法がある（特開昭５９−２０７９９号）。また、大き
な面積を有する高純度で高品質の炭化珪素バルク単結晶
を昇華法により得ることが可能である（Ｙｔ＋、Ｍ、Ｔ
ａ１ｒｏｖ ａｎｄ Ｖ、Ｆ、Ｔｓｖｅｔｋｏｖ。
Ｊ、 Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ５２（１９８１
）、 ｐ、１４６）。この炭化珪素バルク単結晶を成長
用基板として用い、 ＣＶＤ法により、さらに炭化珪
素単結晶層を成長させる方法が開発されている。
）、 ｐ、１４６）。この炭化珪素バルク単結晶を成長
用基板として用い、 ＣＶＤ法により、さらに炭化珪
素単結晶層を成長させる方法が開発されている。
上記いずれの方法を用いても、炭化珪素単結晶を気相成
長させる際に適当な不純物を添加すれば。
長させる際に適当な不純物を添加すれば。
得られた炭化珪素単結晶の導電型や不純物濃度を制御す
ることができる。それゆえ、この方法で得られた炭化珪
素単結晶を用いて各種の半導体素子が開発されている。
ることができる。それゆえ、この方法で得られた炭化珪
素単結晶を用いて各種の半導体素子が開発されている。
これらのなかには、チャネル形成層に炭化珪素を用いた
ＭＯＳ構造の反転型電界効果トランジスタのような半導
体素子も含まれる。
ＭＯＳ構造の反転型電界効果トランジスタのような半導
体素子も含まれる。
例えば、 ＭＯＳ反転型電界効果トランジスタにおい
ては、半導体基板またはその上に形成された半導体層に
チャネル形成層を設け、このチャネル形成層に、チャネ
ル形成層とは異なる導電型を有するソース領域およびド
レイン領域を設けなければならない。つまり、 ｐ型の
チャネル形成層を用いたｎ−チャネル反転型の場合には
、 ｐ型チャネル形成層にｎ型のソース領域およびドレ
イン領域を形成する必要がある。他方、 ｎ型のチャネ
ル形成層を用いたｐ−チャネル反転型の場合には、 ｎ
型チャネル形成層にｐ型のソース領域およびドレイン領
域を形成する必要がある。このような電界効果トランジ
スタでは、チャネル形成層とソース領域およびドレイン
領域との間に形成される各接合の特性がトランジスタ特
性に大きな影響を与えることが知られている。
ては、半導体基板またはその上に形成された半導体層に
チャネル形成層を設け、このチャネル形成層に、チャネ
ル形成層とは異なる導電型を有するソース領域およびド
レイン領域を設けなければならない。つまり、 ｐ型の
チャネル形成層を用いたｎ−チャネル反転型の場合には
、 ｐ型チャネル形成層にｎ型のソース領域およびドレ
イン領域を形成する必要がある。他方、 ｎ型のチャネ
ル形成層を用いたｐ−チャネル反転型の場合には、 ｎ
型チャネル形成層にｐ型のソース領域およびドレイン領
域を形成する必要がある。このような電界効果トランジ
スタでは、チャネル形成層とソース領域およびドレイン
領域との間に形成される各接合の特性がトランジスタ特
性に大きな影響を与えることが知られている。
一般に、電界効果トランジスタを実用化するのに必要な
特性条件としては、（１）ソース・ドレイン間の耐圧が
高いこと、（２）ドレイン電圧を印加することによる基
板へのリーク電流が充分に小さいこと、および（３）ト
ランジスタのオン抵抗が充分に小さいことなどが挙げら
れる。
特性条件としては、（１）ソース・ドレイン間の耐圧が
高いこと、（２）ドレイン電圧を印加することによる基
板へのリーク電流が充分に小さいこと、および（３）ト
ランジスタのオン抵抗が充分に小さいことなどが挙げら
れる。
（発明が解決しようとする課題）
現在、開発されている炭化珪素を用いた電界効果トラン
ジスタでは、そのソース領域およびドレイン領域は２例
えばイオン注入法により同時に形成されている。したが
って、チャネル形成層とソース領域との間に形成される
ｐｎ接合は、チャネル形成層とドレイン領域との間に形
成されるｐｎ接合と同じ特性を示すことになる。
ジスタでは、そのソース領域およびドレイン領域は２例
えばイオン注入法により同時に形成されている。したが
って、チャネル形成層とソース領域との間に形成される
ｐｎ接合は、チャネル形成層とドレイン領域との間に形
成されるｐｎ接合と同じ特性を示すことになる。
電界効果トランジスタを実用化するのに必要な上記の特
性条件のうち、（１）および（２）はチャネル形成層と
ドレイン領域との間に形成されるｐｎ接合の特性（特に
、逆方向特性）に依存し、（３）はチャネル形成層とソ
ース領域との間に形成されるｐｎ接合の特性（特に、順
方向特性）、およびソース領域の抵抗に依存する。しか
し、現在のところ、このような条件をすべて満足するよ
うなソース領域およびドレイン領域は得られておらず、
したがって。
性条件のうち、（１）および（２）はチャネル形成層と
ドレイン領域との間に形成されるｐｎ接合の特性（特に
、逆方向特性）に依存し、（３）はチャネル形成層とソ
ース領域との間に形成されるｐｎ接合の特性（特に、順
方向特性）、およびソース領域の抵抗に依存する。しか
し、現在のところ、このような条件をすべて満足するよ
うなソース領域およびドレイン領域は得られておらず、
したがって。
炭化珪素を用いた電界効果トランジスタは実用化される
までには至っていない。
までには至っていない。
本発明は上記従来の問題点を解決するものであり、その
目的とするところは、耐圧が高く、リーク電流が少なく
、そしてオン抵抗が小さいという優れた素子特性を有す
る。炭化珪素を用いた電界効果トランジスタを提供する
ことにある。また。
目的とするところは、耐圧が高く、リーク電流が少なく
、そしてオン抵抗が小さいという優れた素子特性を有す
る。炭化珪素を用いた電界効果トランジスタを提供する
ことにある。また。
本発明の他の目的は、このような優れた素子特性を有す
る。炭化珪素を用いた電界効果トランジスタの製造方法
を提供することにある。
る。炭化珪素を用いた電界効果トランジスタの製造方法
を提供することにある。
（課題を解決するための手段および作用）本発明の電界
効果トランジスタは、炭化珪素からなるチャネル形成層
を有し、このチャネル形成層とソース領域との間に形成
される第１の接合が。
効果トランジスタは、炭化珪素からなるチャネル形成層
を有し、このチャネル形成層とソース領域との間に形成
される第１の接合が。
このチャネル形成層とドレイン領域との間に形成される
第２の接合とは異なる特性を示すことにより、上記目的
が達成される。
第２の接合とは異なる特性を示すことにより、上記目的
が達成される。
このような電界効果トランジスタを製造する本発明の方
法は、チャネル形成層とソース領域との間に第１の接合
を形成する工程と、チャネル形成層とドレイン領域との
間に第２の接合を形成する工程とを包含し、これらの第
１および第２の接合が互いに異なる特性を示すように、
その構造および／または形成プロセスを選択することに
より。
法は、チャネル形成層とソース領域との間に第１の接合
を形成する工程と、チャネル形成層とドレイン領域との
間に第２の接合を形成する工程とを包含し、これらの第
１および第２の接合が互いに異なる特性を示すように、
その構造および／または形成プロセスを選択することに
より。
上記目的が達成される。
一般に、電界効果トランジスタのチャネル形成層とソー
ス領域およびドレイン領域との間に形成される接合の特
性は、その構造および／または形成プロセスに依存する
。したがって、上記の特性条件を満足する接合を得るに
は、その構造および形成プロセスを適切に選択すればよ
い。
ス領域およびドレイン領域との間に形成される接合の特
性は、その構造および／または形成プロセスに依存する
。したがって、上記の特性条件を満足する接合を得るに
は、その構造および形成プロセスを適切に選択すればよ
い。
例えば、イオン注入法によりソース領域およびドレイン
領域を形成し、チャネル形成層との間にｐｎ接合を形成
する場合には、イオン注入後の熱処理条件（例えば、処
理時間）を調節することにより。
領域を形成し、チャネル形成層との間にｐｎ接合を形成
する場合には、イオン注入後の熱処理条件（例えば、処
理時間）を調節することにより。
各接合に良好な特性を与えることができる。
また、イオン注入法は、成長後の半導体層に不純物を注
入する方法であるので、不純物の量および分布を非常に
正確にかつ再現性よく制御し得る。
入する方法であるので、不純物の量および分布を非常に
正確にかつ再現性よく制御し得る。
それゆえ、イオン注入法によれば、半導体層の成長中に
不純物を添加するＣＶＤ法に比べて、抵抗率の小さいｎ
型およびｐ型の半導体層を容易に形成することができ、
しかも接合面の特性が良好であるので、順方向特性の良
好なｐｎ接合が得られる。
不純物を添加するＣＶＤ法に比べて、抵抗率の小さいｎ
型およびｐ型の半導体層を容易に形成することができ、
しかも接合面の特性が良好であるので、順方向特性の良
好なｐｎ接合が得られる。
しかし、イオン注入法では、接合面付近に注入損傷に起
因する欠陥が残存するので、得られたｐｎ接合は、
ＣＶＤ法によるｐｎ接合に比べて、逆方向特性に劣る。
因する欠陥が残存するので、得られたｐｎ接合は、
ＣＶＤ法によるｐｎ接合に比べて、逆方向特性に劣る。
したがって、チャネル形成層とソース領域との間に、イ
オン注入法によってｐｎ接合を形成すれば、トランジス
タのオン抵抗を低下させることができる。
オン注入法によってｐｎ接合を形成すれば、トランジス
タのオン抵抗を低下させることができる。
電界効果トランジスタのオン抵抗を低下させるためには
、イオン注入法によるｐｎ接合だけでなく。
、イオン注入法によるｐｎ接合だけでなく。
ｐｎ接合と同様に整流特性を示すショットキー接合を用
いることができる。ショットキー接合は、炭化珪素単結
晶層の表面に金属薄膜を蒸着することにより形成するか
、あるいはこの金属薄膜をさらに炭化珪素単結晶層と反
応させて、この金属の化合物からなる薄膜を形成するこ
とにより、容易に得られる。この場合、イオン注入法な
どとは異なり、炭化珪素単結晶層自体が変化しないので
、ショットキー接合は、イオン注入法によるｐｎ接合に
比べて良好な整流特性を有する。また、ショットキー接
合を形成するための金属は、一般に、その抵抗率が半導
体に比べてはるかに小さく、シかも配線材料の金属との
接触抵抗が充分に小さい。従って、ショットキー接合を
用いれば、 トランジスタのオン抵抗を充分に低下させ
ることができる。
いることができる。ショットキー接合は、炭化珪素単結
晶層の表面に金属薄膜を蒸着することにより形成するか
、あるいはこの金属薄膜をさらに炭化珪素単結晶層と反
応させて、この金属の化合物からなる薄膜を形成するこ
とにより、容易に得られる。この場合、イオン注入法な
どとは異なり、炭化珪素単結晶層自体が変化しないので
、ショットキー接合は、イオン注入法によるｐｎ接合に
比べて良好な整流特性を有する。また、ショットキー接
合を形成するための金属は、一般に、その抵抗率が半導
体に比べてはるかに小さく、シかも配線材料の金属との
接触抵抗が充分に小さい。従って、ショットキー接合を
用いれば、 トランジスタのオン抵抗を充分に低下させ
ることができる。
ショットキー接合を形成するための金属またはその化合
物は、炭化珪素とショット牛−接合を形成し得るもので
あればよく、アルミニウム（ＡＩ）。
物は、炭化珪素とショット牛−接合を形成し得るもので
あればよく、アルミニウム（ＡＩ）。
白金（Ｐｔ）、 金（Ａｕ）などの金属またはその化
合物（例えば、この金属と珪素や炭素とを含む化合物）
が挙げられる。
合物（例えば、この金属と珪素や炭素とを含む化合物）
が挙げられる。
これに対し、 ＣＶＤ法によるｐｎ接合は、イオン注
入法によるｐｎ接合やショットキー接合より良好な逆方
向特性を有する。したがって、チャネル形成層とドレイ
ン領域との間に、 ＣＶＤ法によってｐｎ接合を形成
すれば、ソース・ドレイン間の耐圧を高め、かつリーク
電流を低減することができる。
入法によるｐｎ接合やショットキー接合より良好な逆方
向特性を有する。したがって、チャネル形成層とドレイ
ン領域との間に、 ＣＶＤ法によってｐｎ接合を形成
すれば、ソース・ドレイン間の耐圧を高め、かつリーク
電流を低減することができる。
このように、 ＣＶＯ法により 得られるｐｎ接合を
。
。
イオン注入法により得られるｐｎ接合またはショットキ
ー接合と組み合わせることにより、各接合に必要とされ
る良好な特性を与えることができる。
ー接合と組み合わせることにより、各接合に必要とされ
る良好な特性を与えることができる。
（実施例）
以下に本発明の実施例について説明する。
実！ＪＬＬ
本実施例では、珪素（Ｓｔ＞単結晶基板上に成長させた
炭化珪素（ＳｉＣ）単結晶を用いて、ｎ−チャネル反転
型ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）を作製
した。このＭＯＳＦＥＴのソース領域およびドレイン領
域は、いずれもイオン注入法により形成され、チャネル
形成層との間には＋ ｐｎ接合が形成されている。こ
れらのｐｎ接合は、イオン注入後の熱処理時間を調節す
ることにより、必要とされる良好な特性が与えられてい
る。
炭化珪素（ＳｉＣ）単結晶を用いて、ｎ−チャネル反転
型ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）を作製
した。このＭＯＳＦＥＴのソース領域およびドレイン領
域は、いずれもイオン注入法により形成され、チャネル
形成層との間には＋ ｐｎ接合が形成されている。こ
れらのｐｎ接合は、イオン注入後の熱処理時間を調節す
ることにより、必要とされる良好な特性が与えられてい
る。
第１図（ａ）は本実施例のＭＯＳＦＥＴの構造を示す断
面図である。このＭＯＳＦＥＴは以下のようにして作製
された。
面図である。このＭＯＳＦＥＴは以下のようにして作製
された。
まず、第１図（ｂ）に示すように、 ＣＶＤ法により
。
。
Ｓｔ単単結晶基板ｌ上上、アルミニウム（ＡＩ）がドー
プされたβ型のｐ−Ｓ ｉＣ単結晶層１１（厚さ約１０
μｍ、キャリア密度５ ｘｌｏ”ｃｍ−’）を成長させ
て、チャネル形成層とした。なお、原料ガスとしては、
シラン（ＳｉＢ６）ガスおよびプロパン（Ｃ３８８）ガ
スを用いた。
プされたβ型のｐ−Ｓ ｉＣ単結晶層１１（厚さ約１０
μｍ、キャリア密度５ ｘｌｏ”ｃｍ−’）を成長させ
て、チャネル形成層とした。なお、原料ガスとしては、
シラン（ＳｉＢ６）ガスおよびプロパン（Ｃ３８８）ガ
スを用いた。
また、 ドーピング用の不純物ガスとしては、 トリメ
チルアルミニウム（（ＣＨ３）３Ａ １）ガスを用いた
。
チルアルミニウム（（ＣＨ３）３Ａ １）ガスを用いた
。
引き続いて、 ＣＶＤ法またはプラズマＣＶＤ法によ
り。
り。
ｐ−ＳｉＣ単結晶層１１上に５ｉ０２膜を形成した後、
ホトリソグラフィーを用いて、 ５ｉ０２膜の素子形
成領域に対応する部分をエツチングにより開口して、第
１図（ｂ）に示すようなフィールド絶縁膜１２を形成し
た。なお、エッチャントとしては、フッ化水素（）ＩＦ
）溶液を用いた。
ホトリソグラフィーを用いて、 ５ｉ０２膜の素子形
成領域に対応する部分をエツチングにより開口して、第
１図（ｂ）に示すようなフィールド絶縁膜１２を形成し
た。なお、エッチャントとしては、フッ化水素（）ＩＦ
）溶液を用いた。
そして、酸素雰囲気中で約１．１００℃にて３時間の熱
酸化を行うことにより、開口部のｐ−５ｉＣ単結晶層１
１上に熱酸化Ｊ！ｌｌ９（厚さ約５０ｎｍ）を形成した
後。
酸化を行うことにより、開口部のｐ−５ｉＣ単結晶層１
１上に熱酸化Ｊ！ｌｌ９（厚さ約５０ｎｍ）を形成した
後。
さらに、 ＣＶＤ法により、第１図（Ｃ）に示すよう
に。
に。
熱酸化膜１９上に、リン（Ｐ）をドープした多結晶Ｓｉ
膜２０（厚さ約５００ｎｍ）を形成した。
膜２０（厚さ約５００ｎｍ）を形成した。
次いで、ホトリソグラフィーを用いて、ゲート形成用の
レジストパターン２１（長さ５μｍ）を形成した後、ソ
ース領域とドレイン領域とに対応する部分の熱酸化ａ１
９および多結晶Ｓｉ膜２０をエツチングにより除去し、
第１図（ｄ）に示すようなゲート絶縁膜１３およびゲー
ト電極１４を形成した。
レジストパターン２１（長さ５μｍ）を形成した後、ソ
ース領域とドレイン領域とに対応する部分の熱酸化ａ１
９および多結晶Ｓｉ膜２０をエツチングにより除去し、
第１図（ｄ）に示すようなゲート絶縁膜１３およびゲー
ト電極１４を形成した。
そして、レジストパターン２工を除去した後、ホトリソ
グラフィーを用いて、開口部２２のｐ−ＳｉＣ単結晶層
１１のみをレジスト膜で被覆した後、このレジスト膜、
フィールド絶縁膜１２．ゲート絶縁膜１３゜およびゲー
ト電極１４をマスクとして、開口部２３のｐ−Ｓ ｉｃ
単結晶層１１に、リン（Ｐ′″）イオンを注入した。
グラフィーを用いて、開口部２２のｐ−ＳｉＣ単結晶層
１１のみをレジスト膜で被覆した後、このレジスト膜、
フィールド絶縁膜１２．ゲート絶縁膜１３゜およびゲー
ト電極１４をマスクとして、開口部２３のｐ−Ｓ ｉｃ
単結晶層１１に、リン（Ｐ′″）イオンを注入した。
注入エネルギーは１００ｋｅＶであり、イオン注入量は
３ ｘｌｏ”ａｍ−２であった。次いで、開口部２２の
レジスト膜を除去した後、窒素雰囲気中で１．１００℃
にて５時間の熱処理を行うことにより、第１図（ｅ）に
示すような ドレイン領域１５を形成した。なお。
３ ｘｌｏ”ａｍ−２であった。次いで、開口部２２の
レジスト膜を除去した後、窒素雰囲気中で１．１００℃
にて５時間の熱処理を行うことにより、第１図（ｅ）に
示すような ドレイン領域１５を形成した。なお。
チャネル形成層であるｐ−ＳｉＣ単結晶層１１とドレイ
ン領域１５とは、 ｐｎ接合を形成している。
ン領域１５とは、 ｐｎ接合を形成している。
同様にして、開口部２３のｐ−ＳｉＣ単結晶層１１のみ
をレジスト膜で被覆した後、開口部２２のｐ−ＳｉＣ単
結晶層１１に、リン（Ｐ”）イオンを注入した。なお。
をレジスト膜で被覆した後、開口部２２のｐ−ＳｉＣ単
結晶層１１に、リン（Ｐ”）イオンを注入した。なお。
イオン注入の条件は上記と同じであった。次いで。
窒素雰囲気中で１，１００℃にて３０分間の熱処理を行
うことにより、第１図（ｆ）に示すような ソース領域
１６を形成した。なお、チャネル形成層であるｐ−Ｓｉ
Ｃ単結晶層１１と ソース領域１６とはｌ ｐｎ接合
を形成している。
うことにより、第１図（ｆ）に示すような ソース領域
１６を形成した。なお、チャネル形成層であるｐ−Ｓｉ
Ｃ単結晶層１１と ソース領域１６とはｌ ｐｎ接合
を形成している。
最後に、配線材料としてアルミニウム（ＡＩ）を真空蒸
着した後、パターニングして配線電極１７． １８を形
成することにより、第１図（ａ）に示すようなｎ−チャ
ネル反転型ＭＯＳＦＥＴを得た。
着した後、パターニングして配線電極１７． １８を形
成することにより、第１図（ａ）に示すようなｎ−チャ
ネル反転型ＭＯＳＦＥＴを得た。
第２図は、 ｐ−ＳｉＣ単結晶層１１と、Ｐ＋イオン
注入領域との間に形成されるｐｎ接合の特性を示す。実
線は３０分間の熱処理を行ったソース領域１６のｐｎ接
合特性を示し、破線は５時間の熱処理を行ったドレイン
領域１５のｐｎ接合特性を示す。この図から明らかなよ
うに、イオン注入の条件が同じであっても、その後の熱
処理条件（本実施例では、処理時間）の違いにより、接
合特性は著しく変化する。
注入領域との間に形成されるｐｎ接合の特性を示す。実
線は３０分間の熱処理を行ったソース領域１６のｐｎ接
合特性を示し、破線は５時間の熱処理を行ったドレイン
領域１５のｐｎ接合特性を示す。この図から明らかなよ
うに、イオン注入の条件が同じであっても、その後の熱
処理条件（本実施例では、処理時間）の違いにより、接
合特性は著しく変化する。
つまり、熱処理時間が比較的短い（例えば、３０分間）
場合には、逆方向特性は劣る（リーク電流が大きい）が
、順方向特性は良好である（直列抵抗および立ち上がり
電圧が小さい）。 熱処理時間が比較的長い（例えば、
５時間）場合には、順方向特性は劣る（直列抵抗および
立ち上がり電圧が大きい）が。
場合には、逆方向特性は劣る（リーク電流が大きい）が
、順方向特性は良好である（直列抵抗および立ち上がり
電圧が小さい）。 熱処理時間が比較的長い（例えば、
５時間）場合には、順方向特性は劣る（直列抵抗および
立ち上がり電圧が大きい）が。
逆方向特性は良好である（リーク電流が小さい）。
したがって１本実施例のＭＯＳＦＥＴでは、ソース領域
のｐｎ接合が良好な順方向特性を示すのに対し。
のｐｎ接合が良好な順方向特性を示すのに対し。
ドレイン領域のｐｎ接合は逆方向特性が良好である。
それゆえ２本実施例のＭＯＤＦＥＴは、ソース領域およ
びドレイン領域を同一のプロセスで形成した従来のＭＯ
ＳＦＥＴに比べて、リーク電流が小さいだけでなく、オ
ン抵抗も小さい。実際９本実施例のＭＯＳＦＥＴのリー
ク電流およびオン抵抗を測定したところ。
びドレイン領域を同一のプロセスで形成した従来のＭＯ
ＳＦＥＴに比べて、リーク電流が小さいだけでなく、オ
ン抵抗も小さい。実際９本実施例のＭＯＳＦＥＴのリー
ク電流およびオン抵抗を測定したところ。
ドレイン電圧５Ｖ（ゲート電圧ＯＶ）でのリーク電流は
２μＡであり、ゲート電圧印加時のオン抵抗は８００Ω
であった。これに対し、従来のＭＯＳＦＥＴでは。
２μＡであり、ゲート電圧印加時のオン抵抗は８００Ω
であった。これに対し、従来のＭＯＳＦＥＴでは。
熱処理を３０分間行った場合、同じ条件下でのｙ−り電
流は５０μＡであり、オン抵抗は８００Ωであった。ま
た、熱処理を５時間行った場合には、同じ条件下でのリ
ーク電流は ２μＡであり、オン抵抗は２にΩであった
。
流は５０μＡであり、オン抵抗は８００Ωであった。ま
た、熱処理を５時間行った場合には、同じ条件下でのリ
ーク電流は ２μＡであり、オン抵抗は２にΩであった
。
実ｍ
本実施例では、炭化珪素（ＳｉＣ）単結晶基板上に成長
させた炭化珪素（ＳｆＣ）単結晶を用いて、ｎ−チャネ
ル反転型ＭＯＳ’ｌ界効果トランジスタ（ＭＯＳＦＥＴ
）を作製した。このＭＯＳＦＥＴは、ソース層およびド
レイン層がチャネル層であるＳｉＣ単結晶層の厚さ方向
に形成された縦型ＭＯＳＦＥＴである。なお、ソース層
はアルミニウム（ＡＩ）を蒸着することにより形成され
、チャネル形成層と、このソース層との間には、ショッ
トキー接合が形成されている。また。
させた炭化珪素（ＳｆＣ）単結晶を用いて、ｎ−チャネ
ル反転型ＭＯＳ’ｌ界効果トランジスタ（ＭＯＳＦＥＴ
）を作製した。このＭＯＳＦＥＴは、ソース層およびド
レイン層がチャネル層であるＳｉＣ単結晶層の厚さ方向
に形成された縦型ＭＯＳＦＥＴである。なお、ソース層
はアルミニウム（ＡＩ）を蒸着することにより形成され
、チャネル形成層と、このソース層との間には、ショッ
トキー接合が形成されている。また。
チャネル形成層と ドレイン層との間には、 ＣＶＯ
法によるｐｎ接合が形成されている。
法によるｐｎ接合が形成されている。
第３図（ａ）は本実施例のＭＯＳＦＥＴの構造を示す断
面図である。このＭＯＳＦＥＴは以下のようにして作製
された。
面図である。このＭＯＳＦＥＴは以下のようにして作製
された。
まず、第３図（ｂ）に示すように、 ＳＨ型のｎ−Ｓ
ｉ Ｃ単結晶基板３０（抵抗率０．０５Ω・ｃ＋＋＋
）上に、 ＣＶＤ法により、 ６Ｈ型のｎ−ＳｉＣ
単結晶層３１（厚さ約１０μ町 キャリア密度は１ ｘ
ｌＯ”ｃｍ−３）を成長させ、 ドレイン層とした。な
お、原料ガスとしては、シラン（ＳｉＨａ）ガスおよび
プロパン（Ｃ３Ｈ１１）ガスを用いた。引き続いて、
トリメチルアルミニウム（（ＣＨ３）３ＡＩ）ガスを原
料ガスに添加することにより、 ｎ−ＳｉＣ単結晶層
３Ｉ上に、アルミニウム（Ａ１）がドープされたｐ−Ｓ
ｉ Ｃ単結晶層３２（厚さ約３μｍ、キャリア密度１
ｘｌｏ”ｃｍ−３）を成長させ、チャネル形成層とし
た。なお。
ｉ Ｃ単結晶基板３０（抵抗率０．０５Ω・ｃ＋＋＋
）上に、 ＣＶＤ法により、 ６Ｈ型のｎ−ＳｉＣ
単結晶層３１（厚さ約１０μ町 キャリア密度は１ ｘ
ｌＯ”ｃｍ−３）を成長させ、 ドレイン層とした。な
お、原料ガスとしては、シラン（ＳｉＨａ）ガスおよび
プロパン（Ｃ３Ｈ１１）ガスを用いた。引き続いて、
トリメチルアルミニウム（（ＣＨ３）３ＡＩ）ガスを原
料ガスに添加することにより、 ｎ−ＳｉＣ単結晶層
３Ｉ上に、アルミニウム（Ａ１）がドープされたｐ−Ｓ
ｉ Ｃ単結晶層３２（厚さ約３μｍ、キャリア密度１
ｘｌｏ”ｃｍ−３）を成長させ、チャネル形成層とし
た。なお。
チャネル形成層であるｐ−ＳｉＣ単結晶層３２と、 ド
レイン層であるｎ−ＳｉＣ単結晶層３１とは、 ｐｎ
接合を形成している。
レイン層であるｎ−ＳｉＣ単結晶層３１とは、 ｐｎ
接合を形成している。
次いで、アルミニウム（ＡＩ）膜３７を全面にＸ 空Ｚ
着した後、ホトリソグラフィーを用いてバターニングし
、これをマスクとして９反応性エツチングにより、
ｎ−ＳｉＣ単結晶層３１およびｐ−ＳｉＣ単結晶層３２
の所定領域を、第３図（ｃ）に示すように２合わせて約
５μｍの深さまで除去した。なお、エツチングガスとし
ては、四フッ化メタン（テトラフルオロメタン、 Ｃ
Ｆ４）ガス および酸素（０２）ガスを用いた。
着した後、ホトリソグラフィーを用いてバターニングし
、これをマスクとして９反応性エツチングにより、
ｎ−ＳｉＣ単結晶層３１およびｐ−ＳｉＣ単結晶層３２
の所定領域を、第３図（ｃ）に示すように２合わせて約
５μｍの深さまで除去した。なお、エツチングガスとし
ては、四フッ化メタン（テトラフルオロメタン、 Ｃ
Ｆ４）ガス および酸素（０２）ガスを用いた。
そして、アルミニウム（ＡＩ）膜３７を除去した後。
酸素雰囲気中で約１．１００°Ｃにて ３時間の熱酸化
を行うことにより、熱酸化膜３８（厚さ約５００ｎｍ）
を形成し、さらにＣＶＤ法により、第３図（ｄ）に示す
ように、熱酸化膜３８上に、リン（Ｐ）をドープした多
結晶Ｓｉ膜３９（厚さ約５００ｎｍ）を形成した。
を行うことにより、熱酸化膜３８（厚さ約５００ｎｍ）
を形成し、さらにＣＶＤ法により、第３図（ｄ）に示す
ように、熱酸化膜３８上に、リン（Ｐ）をドープした多
結晶Ｓｉ膜３９（厚さ約５００ｎｍ）を形成した。
次いで、熱酸化膜３８および多結晶５ｉｐ３９のパタニ
ングを行って、ゲート絶縁膜３３およびゲート電極３４
を形成した後、 ｐ−ＳｉＣ単結晶層３２上にアルミ
ニウム（Ａｌ）を真空蒸着して、バターニンクスルこと
により、第３図（ｅ）に示すような アルミニウム電極
３５を形成した。なお、アルミニウム電極３５はソース
層として機能し、チャネル形成層であるｐ−ＳｉＣ単結
晶層３２と、このソース層とは、ショットキー接合を形
成している。
ングを行って、ゲート絶縁膜３３およびゲート電極３４
を形成した後、 ｐ−ＳｉＣ単結晶層３２上にアルミ
ニウム（Ａｌ）を真空蒸着して、バターニンクスルこと
により、第３図（ｅ）に示すような アルミニウム電極
３５を形成した。なお、アルミニウム電極３５はソース
層として機能し、チャネル形成層であるｐ−ＳｉＣ単結
晶層３２と、このソース層とは、ショットキー接合を形
成している。
最後に、 ｎ−３ｉＣ単結晶基板３０の裏面にチタン
を真空蒸着して、オーム性電極３６を形成することによ
り、第３図（ａ）に示すようなｎ−チャネル反転型ＭＯ
ＳＦＥＴを得た。
を真空蒸着して、オーム性電極３６を形成することによ
り、第３図（ａ）に示すようなｎ−チャネル反転型ＭＯ
ＳＦＥＴを得た。
本実施例のＭＯＳＦＥＴにおいて、 ｐ−ＳｉＣ単結
晶層３２とｎ−ＳｉＣ単結晶層３１との間に形成される
ｐｎ接合は。
晶層３２とｎ−ＳｉＣ単結晶層３１との間に形成される
ｐｎ接合は。
逆耐圧５ｏｏｖ、 −ｓｏｗ印加時のリーク電流３ｎ
Ａという良好な逆方向特性を示した。しかし、順方向特
性のｎ値は２に近く、再結合電流が支配的であり。
Ａという良好な逆方向特性を示した。しかし、順方向特
性のｎ値は２に近く、再結合電流が支配的であり。
直列抵抗は２ｏΩであった。これに対し、 ｐ−Ｓｉ
Ｃ単結晶層３２とアルミニウム層３５（ソース層）との
間ニ形成されるショット牛−接合は、上記のｐｎ接合に
比べて逆方向特性に劣り、逆耐圧３００Ｖ、 −５０
Ｖ印加時のリーク電流１μＡであった。しかし、順方向
特性は良好であり、そのｎ値は１．０５． 直列抵抗
は０．５Ωであった。
Ｃ単結晶層３２とアルミニウム層３５（ソース層）との
間ニ形成されるショット牛−接合は、上記のｐｎ接合に
比べて逆方向特性に劣り、逆耐圧３００Ｖ、 −５０
Ｖ印加時のリーク電流１μＡであった。しかし、順方向
特性は良好であり、そのｎ値は１．０５． 直列抵抗
は０．５Ωであった。
本実施例のＭＯＳＦＥＴは、ソース層が炭化珪素とのシ
ョットキー接合を形成し、 ドレイン層がＣＶＤ法によ
るｐｎ接合を形成しているので、ソース・ドレイン間の
耐圧が５００ｖであり、 ドレイン電圧５０Ｖ（ゲート
電圧Ｏｖ）でのリーク電流が３ｎＡであり、そしてゲー
ト電圧５ｖ印加時のオン抵抗が２００Ωという良好な素
子特性を示した。
ョットキー接合を形成し、 ドレイン層がＣＶＤ法によ
るｐｎ接合を形成しているので、ソース・ドレイン間の
耐圧が５００ｖであり、 ドレイン電圧５０Ｖ（ゲート
電圧Ｏｖ）でのリーク電流が３ｎＡであり、そしてゲー
ト電圧５ｖ印加時のオン抵抗が２００Ωという良好な素
子特性を示した。
Ｌ１匹立
本実施例では、上記の実施例２と同様、炭化珪素（Ｓｉ
Ｃ）単結晶基板上に成長させた炭化珪素（ＳｉＣ）単結
晶を用いて、ｎ−チャネル反転型ＭＯＳ Ｉｉ界効果ト
ランジスタ（ＭＯＳＦＥＴ）を作製した。このＭＯＳＦ
ＥＴは。
Ｃ）単結晶基板上に成長させた炭化珪素（ＳｉＣ）単結
晶を用いて、ｎ−チャネル反転型ＭＯＳ Ｉｉ界効果ト
ランジスタ（ＭＯＳＦＥＴ）を作製した。このＭＯＳＦ
ＥＴは。
ソース領域およびドレイン層がチャネル層であるＳｉＣ
単結晶層の厚さ方向に形成された縦型ＭＯＳＦＥＴであ
る。なお、このＭＯＳＦＥＴのチャネル形成層とソース
領域との間には、イオン注入法によるｐｎ接合が形成さ
れ、チャネル形成層とドレイン層との間には、 ＣＶ
Ｄ法によるｐｎ接合が形成されている。
単結晶層の厚さ方向に形成された縦型ＭＯＳＦＥＴであ
る。なお、このＭＯＳＦＥＴのチャネル形成層とソース
領域との間には、イオン注入法によるｐｎ接合が形成さ
れ、チャネル形成層とドレイン層との間には、 ＣＶ
Ｄ法によるｐｎ接合が形成されている。
第４図（ａ）は本実施例のＭＯＳＦＥＴの構造を示す断
面図である。このＭＯＳＦＥＴは以下のようにして作製
された。
面図である。このＭＯＳＦＥＴは以下のようにして作製
された。
まず、第４図（ｂ）に示すように、 ＳＨ型のｎ−Ｓ
ｉＣ単結晶基板４０（抵抗率０．０５Ω・ｃｍ）上に、
ＣＶＤ法により、 ６Ｈ型のｎ−ＳｉＣ単結晶層
４１（厚さ約１０μｍ、 キャリア密度は１ ｘｌｏ
”ｃｍ−３）を成長させ、 ドレイン層とした。なお、
原料ガスとしては、シラン（ＳｉＨａ）ガスおよびプロ
パン（Ｃ３Ｈ８）ガスを用いた。引き続いて、トリメチ
ルアルミニウム（（ＣＨ３）３Ａ１）ガスを原料ガスに
添加することにより、 ｎ−ＳｉＣ単結晶層４１上に
、アルミニウム（Ａｌ）がドープされたｐ−ＳｉＣ単結
晶層４２（厚さ約３μｍ、キャリア密度１ ｘｌｏ”ｃ
ｍ−３）を成長させ、チャネル形成層とした。なお。
ｉＣ単結晶基板４０（抵抗率０．０５Ω・ｃｍ）上に、
ＣＶＤ法により、 ６Ｈ型のｎ−ＳｉＣ単結晶層
４１（厚さ約１０μｍ、 キャリア密度は１ ｘｌｏ
”ｃｍ−３）を成長させ、 ドレイン層とした。なお、
原料ガスとしては、シラン（ＳｉＨａ）ガスおよびプロ
パン（Ｃ３Ｈ８）ガスを用いた。引き続いて、トリメチ
ルアルミニウム（（ＣＨ３）３Ａ１）ガスを原料ガスに
添加することにより、 ｎ−ＳｉＣ単結晶層４１上に
、アルミニウム（Ａｌ）がドープされたｐ−ＳｉＣ単結
晶層４２（厚さ約３μｍ、キャリア密度１ ｘｌｏ”ｃ
ｍ−３）を成長させ、チャネル形成層とした。なお。
チャネル形成層であるｐ−ＳｉＣ単結晶層４２と、ドレ
イン層である ｎ−ＳｉＣ単結晶層４Ｉとは、 ｐｎ
ｎ接合影形成ている。
イン層である ｎ−ＳｉＣ単結晶層４Ｉとは、 ｐｎ
ｎ接合影形成ている。
引き続いて、 ＣＶＤ法またはプラズマＣＶＤ法によ
り。
り。
ｐ−Ｓ ｉｃ単結晶層４２上に５ｉ０２膜を形成した後
、ホトリソグラフィーを用いて、 ＳｉＯ２膜の素子
形成領域に対応する部分をエツチングにより開口して、
第４図（Ｃ）に示すようなフィールド絶縁膜４３を形成
した。なお、エッチャントとしては、フッ化水素（ＨＰ
）溶液を用いた。
、ホトリソグラフィーを用いて、 ＳｉＯ２膜の素子
形成領域に対応する部分をエツチングにより開口して、
第４図（Ｃ）に示すようなフィールド絶縁膜４３を形成
した。なお、エッチャントとしては、フッ化水素（ＨＰ
）溶液を用いた。
そして、フィールド絶縁膜４３をマスクとして。
開口部のｐ−ＳｉＣ単結晶層４２に、窒素（Ｎ４）イオ
ンを注入した。注入エネルギーは７０ｋｅＶであり、イ
オン注入量は５ ｘｌｏ”ｃｍ−２であった。次いで、
窒素雰囲気中で１．１００°Ｃにて３０時間の熱処理を
行うことにより、第４図（Ｃ）に示すイオン注入層５０
を活性化した。
ンを注入した。注入エネルギーは７０ｋｅＶであり、イ
オン注入量は５ ｘｌｏ”ｃｍ−２であった。次いで、
窒素雰囲気中で１．１００°Ｃにて３０時間の熱処理を
行うことにより、第４図（Ｃ）に示すイオン注入層５０
を活性化した。
次いで、アルミニウム（ＡＩ）膜５１を全面に真空蒸着
した後、ホトリソグラフィーを用いてパターニングし、
これをマスクとして２反応性エツチングにより、 ｎ
−ＳｉＣ単結晶層４１およびｐ−ＳｉＣ単結晶層４２の
所定領域を、第４図（ｃ）に示すように２合わせて約５
μｍの深さまで除去した。なお、エツチングガスとして
は、四フッ化メタン（テトラフルオロメタン、 ＣＦ
４）ガス および酸素（０２）ガスを用いた。
した後、ホトリソグラフィーを用いてパターニングし、
これをマスクとして２反応性エツチングにより、 ｎ
−ＳｉＣ単結晶層４１およびｐ−ＳｉＣ単結晶層４２の
所定領域を、第４図（ｃ）に示すように２合わせて約５
μｍの深さまで除去した。なお、エツチングガスとして
は、四フッ化メタン（テトラフルオロメタン、 ＣＦ
４）ガス および酸素（０２）ガスを用いた。
このエツチング後に残存するイオン注入層５０の部分は
ソース領域４６として機能し、チャネル形成層であるｐ
−ＳｉＣ単結晶層４２と、このソース領域４６とは、ｐ
ｎ接合を形成している。
ソース領域４６として機能し、チャネル形成層であるｐ
−ＳｉＣ単結晶層４２と、このソース領域４６とは、ｐ
ｎ接合を形成している。
そして、アルミニウム（ＡＩ）膜５１を除去した後。
酸素雰囲気中で約１．１００°Ｃにて ３時間の熱酸化
を行うことにより、熱酸化膜５２（厚さ約５００ｎｍ）
を形成し、さらにＣ’／Ｄ法により、第４図（ｅ）に示
すように、熱酸化膜５２上に、リン（Ｐ）をドープした
多結晶Ｓｉ膜５３（厚さ約５０Ｏｎｍ）を形成した。次
いで、熱酸化膜５２および多結晶Ｓｉ膜５３のパターニ
ングを行うことにより、第４図（ａ）に示すようなゲー
ト絶縁膜４４よびゲート電極４５を形成した。
を行うことにより、熱酸化膜５２（厚さ約５００ｎｍ）
を形成し、さらにＣ’／Ｄ法により、第４図（ｅ）に示
すように、熱酸化膜５２上に、リン（Ｐ）をドープした
多結晶Ｓｉ膜５３（厚さ約５０Ｏｎｍ）を形成した。次
いで、熱酸化膜５２および多結晶Ｓｉ膜５３のパターニ
ングを行うことにより、第４図（ａ）に示すようなゲー
ト絶縁膜４４よびゲート電極４５を形成した。
最後に、配線材料としてニッケル（Ｎｉ）を全面および
ｎ−ＳｉＣ単結晶基板４０の裏面に真空蒸着してパター
ニングした後、アルゴン雰囲気中で１．０５０°Ｃにて
５分間の熱処理を行ってオーム性電極４７． ４８およ
び４９を形成することにより、第４図（ａ）に示すよう
なｎ−チャネル反転型ＭＯＳ ＦＥＴを得た。
ｎ−ＳｉＣ単結晶基板４０の裏面に真空蒸着してパター
ニングした後、アルゴン雰囲気中で１．０５０°Ｃにて
５分間の熱処理を行ってオーム性電極４７． ４８およ
び４９を形成することにより、第４図（ａ）に示すよう
なｎ−チャネル反転型ＭＯＳ ＦＥＴを得た。
本実施例のＭＯＳＦＥＴは、ソース領域がイオン注入法
によるｐｎ接合を形成し、 ドレイン層がＣＶＤ法によ
るｐｎ接合を形成しているので、ソース・ドレイン間の
耐圧が５ｏｏｖであり、 ドレイン電圧５０ｖ（ゲート
電圧Ｏ■）でのリーク電流が３ｎＡであり、そしてゲー
ト電圧５ｖ印加時のオン抵抗が３００Ωという良好な素
子特性を示した。
によるｐｎ接合を形成し、 ドレイン層がＣＶＤ法によ
るｐｎ接合を形成しているので、ソース・ドレイン間の
耐圧が５ｏｏｖであり、 ドレイン電圧５０ｖ（ゲート
電圧Ｏ■）でのリーク電流が３ｎＡであり、そしてゲー
ト電圧５ｖ印加時のオン抵抗が３００Ωという良好な素
子特性を示した。
（発明の効果）
本発明によれば、ソース領域およびドレイン領域の各々
がチャネル形成層との間に最適の接合を形成しているの
で、耐圧が高く、リーク電流が少なく、そしてオン抵抗
が小さいという優れた素子特性を有する。炭化珪素を用
いた電界効果トランジスタおよびその製造方法が提供さ
れる。このような電界効果トランジスタは、珪素のよう
な他の半導体材料を用いた場合には使用が困難な条件下
（例えば、高温、高出力駆動、高周波動作、放射線照射
など）においても使用可能な半導体素子として有用であ
る。
がチャネル形成層との間に最適の接合を形成しているの
で、耐圧が高く、リーク電流が少なく、そしてオン抵抗
が小さいという優れた素子特性を有する。炭化珪素を用
いた電界効果トランジスタおよびその製造方法が提供さ
れる。このような電界効果トランジスタは、珪素のよう
な他の半導体材料を用いた場合には使用が困難な条件下
（例えば、高温、高出力駆動、高周波動作、放射線照射
など）においても使用可能な半導体素子として有用であ
る。
４、 の な号 日
第１図（ａ）〜（ｆ）は本発明の一実施例である電界効
果トランジスタの製造工程を説明するための断面図、第
２図はイオン注入法により形成されたソース領域および
ドレイン領域とチャネル形成層との間におけるｐｎ接合
の電流−電圧特性を示すグラフ、第３図（ａ）〜（ｅ）
は本発明の他の実施例である電界効果トランジスタの製
造工程を説明するための断面図、第４図（ａ）〜（ｅ）
は本発明のさらに他の実施例である電界効果トランジス
タの製造工程を説明するための断面図である。
果トランジスタの製造工程を説明するための断面図、第
２図はイオン注入法により形成されたソース領域および
ドレイン領域とチャネル形成層との間におけるｐｎ接合
の電流−電圧特性を示すグラフ、第３図（ａ）〜（ｅ）
は本発明の他の実施例である電界効果トランジスタの製
造工程を説明するための断面図、第４図（ａ）〜（ｅ）
は本発明のさらに他の実施例である電界効果トランジス
タの製造工程を説明するための断面図である。
１０・・・Ｓｉ単結晶基板、 １１．３２．４２・・
・ｐ−Ｓ １ｃ４１結晶層（チャネル形成層）、 １
２．４３・・・フィールド絶縁膜。
・ｐ−Ｓ １ｃ４１結晶層（チャネル形成層）、 １
２．４３・・・フィールド絶縁膜。
１９、３８．５２・・・熱酸化膜、 ２０．３９．５
３・・・多結晶Ｓｉ膜。
３・・・多結晶Ｓｉ膜。
１３、３３．４４・・・ゲート絶縁膜、 １４．３４
．４５・・・ゲート電極、１５・・・ドレイン領域、
１６． ４６・・・ソース領域。
．４５・・・ゲート電極、１５・・・ドレイン領域、
１６． ４６・・・ソース領域。
３０、４０− ｎ−ＳｉＣ単結晶基板、 ３１．４１
− ｎ−ＳｉＣ単結晶層（ドレイン層）、３５・・・ア
ルミニウム電極（ソース層）、５０・・・イオン注入層
。
− ｎ−ＳｉＣ単結晶層（ドレイン層）、３５・・・ア
ルミニウム電極（ソース層）、５０・・・イオン注入層
。
以上
第１
図
Claims (1)
- 【特許請求の範囲】 １、炭化珪素からなるチャネル形成層を有する電界効果
トランジスタであって、 該チャネル形成層とソース領域との間に形成される第１
の接合が該チャネル形成層とドレイン領域との間に形成
される第２の接合とは異なる特性を示す、電界効果トラ
ンジスタ。 ２、炭化珪素からなるチャネル形成層を有する電界効果
トランジスタの製造方法であって、該チャネル形成層と
ソース領域との間に第１の接合を形成する工程と、 該チャネル形成層とドレイン領域との間に第２の接合を
形成する工程と、 を包含し、該第１および第２の接合が互いに異なる特性
を示すように、その構造および／または形成プロセスを
選択する、電界効果トランジスタの製造方法。 ３、前記第１および第２の接合がイオン注入法を用いて
得られるｐｎ接合であり、イオン注入後の熱処理条件を
調節することにより、該ｐｎ接合が互いに異なる特性を
示す、請求項２に記載の製造方法。 ４、前記第１の接合が炭化珪素と金属またはその化合物
とのショットキー接合であり、前記第２の接合が化学的
気相成長法を用いて得られるｐｎ接合である、請求項２
に記載の製造方法。 ５、前記第１の接合がイオン注入法を用いて得られるｐ
ｎ接合であり、前記第２の接合が化学的気相成長法を用
いて得られるｐｎ接合である、請求項２に記載の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134780A JP2542448B2 (ja) | 1990-05-24 | 1990-05-24 | 電界効果トランジスタおよびその製造方法 |
| US07/705,630 US5170231A (en) | 1990-05-24 | 1991-05-24 | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134780A JP2542448B2 (ja) | 1990-05-24 | 1990-05-24 | 電界効果トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0429368A true JPH0429368A (ja) | 1992-01-31 |
| JP2542448B2 JP2542448B2 (ja) | 1996-10-09 |
Family
ID=15136384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2134780A Expired - Fee Related JP2542448B2 (ja) | 1990-05-24 | 1990-05-24 | 電界効果トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5170231A (ja) |
| JP (1) | JP2542448B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239778A (ja) * | 1991-01-24 | 1992-08-27 | Fuji Electric Co Ltd | 電界効果トランジスタ |
| WO1994013017A1 (en) * | 1992-11-24 | 1994-06-09 | Cree Research, Inc. | Power mosfet in silicon carbide |
| US5384270A (en) * | 1992-11-12 | 1995-01-24 | Fuji Electric Co., Ltd. | Method of producing silicon carbide MOSFET |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| US5969378A (en) * | 1997-06-12 | 1999-10-19 | Cree Research, Inc. | Latch-up free power UMOS-bipolar transistor |
| US6121633A (en) * | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US6941843B2 (en) | 1994-07-29 | 2005-09-13 | Allen-Pal Llc | Tool handle for holding multiple tools of different sizes during use |
| JP2006121095A (ja) * | 2005-10-31 | 2006-05-11 | Kansai Electric Power Co Inc:The | パワー半導体素子 |
| KR100774112B1 (ko) * | 1999-11-23 | 2007-11-07 | 루센트 테크놀러지스 인크 | 전력 스위치로 사용하기 위한 탄화규소 n 채널 금속 산화물 전계 효과 트랜지스터 및 그 제조 방법 |
| CN102163552A (zh) * | 2010-02-23 | 2011-08-24 | 富士电机系统株式会社 | 半导体元件的制造方法 |
| JP2011176027A (ja) * | 2010-02-23 | 2011-09-08 | Fuji Electric Co Ltd | 半導体素子および半導体素子の製造方法 |
| US10207400B2 (en) | 2012-05-15 | 2019-02-19 | Wagic, Inc. | Adjustable tool handle for holding a tool during use |
| US10239197B2 (en) | 2013-03-15 | 2019-03-26 | Wagic, Inc. | Post lock tool holder for L-shaped wrenches |
| US10322503B2 (en) | 2008-01-17 | 2019-06-18 | Wagic, Inc. | Tool handle for holding multiple tools of different sizes during use |
| US10434631B2 (en) | 2008-01-17 | 2019-10-08 | Wagic, Inc. | Universal ratcheting tool |
| US10723014B2 (en) | 2012-05-15 | 2020-07-28 | Wagic, Inc. | Tool holder for holding multiple tools of different sizes |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529621A (ja) * | 1991-07-19 | 1993-02-05 | Rohm Co Ltd | 炭化珪素薄膜回路素子とその製造方法 |
| US5307305A (en) * | 1991-12-04 | 1994-04-26 | Rohm Co., Ltd. | Semiconductor device having field effect transistor using ferroelectric film as gate insulation film |
| US5525536A (en) * | 1991-12-26 | 1996-06-11 | Rohm Co., Ltd. | Method for producing SOI substrate and semiconductor device using the same |
| US5726463A (en) * | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
| US5378642A (en) * | 1993-04-19 | 1995-01-03 | General Electric Company | Method of making a silicon carbide junction field effect transistor device for high temperature applications |
| JP3334290B2 (ja) * | 1993-11-12 | 2002-10-15 | 株式会社デンソー | 半導体装置 |
| EP0778663B1 (en) * | 1993-12-07 | 2000-04-12 | Denso Corporation | Alternating current generator for motor vehicles |
| JP3374491B2 (ja) * | 1993-12-24 | 2003-02-04 | 株式会社デンソー | 車両用発電電動装置 |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| EP0748520B1 (de) * | 1994-03-04 | 1998-12-16 | Siemens Aktiengesellschaft | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit |
| EP0676814B1 (en) * | 1994-04-06 | 2006-03-22 | Denso Corporation | Process of producing trench semiconductor device |
| US5399883A (en) * | 1994-05-04 | 1995-03-21 | North Carolina State University At Raleigh | High voltage silicon carbide MESFETs and methods of fabricating same |
| US5723376A (en) * | 1994-06-23 | 1998-03-03 | Nippondenso Co., Ltd. | Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects |
| WO1996013900A1 (de) * | 1994-10-28 | 1996-05-09 | Siemens Aktiengesellschaft | Elektronischer schalter, geeignet für induktive lasten |
| US5543637A (en) * | 1994-11-14 | 1996-08-06 | North Carolina State University | Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
| JP3575110B2 (ja) * | 1995-06-06 | 2004-10-13 | 株式会社デンソー | 車両用交流発電機 |
| US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| KR100199997B1 (ko) * | 1995-09-06 | 1999-07-01 | 오카메 히로무 | 탄화규소 반도체장치 |
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| JP3471509B2 (ja) * | 1996-01-23 | 2003-12-02 | 株式会社デンソー | 炭化珪素半導体装置 |
| SE9601174D0 (sv) * | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A method for producing a semiconductor device having a semiconductor layer of SiC and such a device |
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
| US5877041A (en) * | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
| JP4192281B2 (ja) | 1997-11-28 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置 |
| US6958295B1 (en) * | 1998-01-20 | 2005-10-25 | Tegal Corporation | Method for using a hard mask for critical dimension growth containment |
| US6281521B1 (en) | 1998-07-09 | 2001-08-28 | Cree Research Inc. | Silicon carbide horizontal channel buffered gate semiconductor devices |
| US6972436B2 (en) * | 1998-08-28 | 2005-12-06 | Cree, Inc. | High voltage, high temperature capacitor and interconnection structures |
| JP3551909B2 (ja) | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| US6767843B2 (en) * | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| US7067176B2 (en) | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
| US6610366B2 (en) | 2000-10-03 | 2003-08-26 | Cree, Inc. | Method of N2O annealing an oxide layer on a silicon carbide layer |
| US6552363B2 (en) | 2001-09-18 | 2003-04-22 | International Rectifier Corporation | Polysilicon FET built on silicon carbide diode substrate |
| US7022378B2 (en) * | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| JP2004319907A (ja) * | 2003-04-18 | 2004-11-11 | Tadahiro Omi | 半導体装置の製造方法および製造装置 |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| JP4439358B2 (ja) * | 2003-09-05 | 2010-03-24 | 株式会社東芝 | 電界効果トランジスタ及びその製造方法 |
| EP1519419B1 (en) * | 2003-09-24 | 2018-02-21 | Nissan Motor Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| CN101019236A (zh) * | 2004-07-15 | 2007-08-15 | 斯平内克半导体股份有限公司 | 金属源极功率晶体管及其制造方法 |
| DE602004021975D1 (de) * | 2004-09-01 | 2009-08-20 | Cree Sweden Ab | Lateraler feldeffekttransistor und seine herstellung mit einer abstandsschicht über und unter der kanalschicht |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| US7727904B2 (en) | 2005-09-16 | 2010-06-01 | Cree, Inc. | Methods of forming SiC MOSFETs with high inversion layer mobility |
| US7586156B2 (en) * | 2006-07-26 | 2009-09-08 | Fairchild Semiconductor Corporation | Wide bandgap device in parallel with a device that has a lower avalanche breakdown voltage and a higher forward voltage drop than the wide bandgap device |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US8710510B2 (en) | 2006-08-17 | 2014-04-29 | Cree, Inc. | High power insulated gate bipolar transistors |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| WO2012056704A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | 半導体素子および半導体装置 |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9984894B2 (en) | 2011-08-03 | 2018-05-29 | Cree, Inc. | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions |
| WO2013036370A1 (en) | 2011-09-11 | 2013-03-14 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US10497777B2 (en) | 2017-09-08 | 2019-12-03 | Hestia Power Inc. | Semiconductor power device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136077A (ja) * | 1985-12-10 | 1987-06-19 | Nec Corp | 半導体装置 |
| JPH0214530A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59203799A (ja) * | 1983-04-28 | 1984-11-17 | Sharp Corp | 炭化珪素単結晶基板の製造方法 |
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
| JPS6347983A (ja) * | 1986-08-18 | 1988-02-29 | Sharp Corp | 炭化珪素電界効果トランジスタ |
| JPS63303900A (ja) * | 1987-05-30 | 1988-12-12 | Sharp Corp | 炭化珪素単結晶の伝導型制御方法 |
| US4980303A (en) * | 1987-08-19 | 1990-12-25 | Fujitsu Limited | Manufacturing method of a Bi-MIS semiconductor device |
| US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
| US4947218A (en) * | 1987-11-03 | 1990-08-07 | North Carolina State University | P-N junction diodes in silicon carbide |
| JPH01175767A (ja) * | 1987-12-29 | 1989-07-12 | Sharp Corp | 炭化珪素半導体素子 |
| JPH01194315A (ja) * | 1988-01-28 | 1989-08-04 | Sharp Corp | 炭化珪素半導体素子 |
| JPH01196873A (ja) * | 1988-02-02 | 1989-08-08 | Sharp Corp | 炭化珪素半導体装置 |
| JP2670563B2 (ja) * | 1988-10-12 | 1997-10-29 | 富士通株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-05-24 JP JP2134780A patent/JP2542448B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-24 US US07/705,630 patent/US5170231A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136077A (ja) * | 1985-12-10 | 1987-06-19 | Nec Corp | 半導体装置 |
| JPH0214530A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239778A (ja) * | 1991-01-24 | 1992-08-27 | Fuji Electric Co Ltd | 電界効果トランジスタ |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US5384270A (en) * | 1992-11-12 | 1995-01-24 | Fuji Electric Co., Ltd. | Method of producing silicon carbide MOSFET |
| KR100271106B1 (ko) * | 1992-11-24 | 2000-11-01 | 크리 인코포레이티드 | 실리콘 카바이드로 형성된 파워 mosfet(power mosfet in silicon carbide) |
| WO1994013017A1 (en) * | 1992-11-24 | 1994-06-09 | Cree Research, Inc. | Power mosfet in silicon carbide |
| US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| US6941843B2 (en) | 1994-07-29 | 2005-09-13 | Allen-Pal Llc | Tool handle for holding multiple tools of different sizes during use |
| US5831288A (en) * | 1996-06-06 | 1998-11-03 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| US5969378A (en) * | 1997-06-12 | 1999-10-19 | Cree Research, Inc. | Latch-up free power UMOS-bipolar transistor |
| US6121633A (en) * | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
| KR100774112B1 (ko) * | 1999-11-23 | 2007-11-07 | 루센트 테크놀러지스 인크 | 전력 스위치로 사용하기 위한 탄화규소 n 채널 금속 산화물 전계 효과 트랜지스터 및 그 제조 방법 |
| JP2006121095A (ja) * | 2005-10-31 | 2006-05-11 | Kansai Electric Power Co Inc:The | パワー半導体素子 |
| US10322503B2 (en) | 2008-01-17 | 2019-06-18 | Wagic, Inc. | Tool handle for holding multiple tools of different sizes during use |
| US10434631B2 (en) | 2008-01-17 | 2019-10-08 | Wagic, Inc. | Universal ratcheting tool |
| JP2011176027A (ja) * | 2010-02-23 | 2011-09-08 | Fuji Electric Co Ltd | 半導体素子および半導体素子の製造方法 |
| JP2011176026A (ja) * | 2010-02-23 | 2011-09-08 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| CN102163552A (zh) * | 2010-02-23 | 2011-08-24 | 富士电机系统株式会社 | 半导体元件的制造方法 |
| US10207400B2 (en) | 2012-05-15 | 2019-02-19 | Wagic, Inc. | Adjustable tool handle for holding a tool during use |
| US10723014B2 (en) | 2012-05-15 | 2020-07-28 | Wagic, Inc. | Tool holder for holding multiple tools of different sizes |
| US10239197B2 (en) | 2013-03-15 | 2019-03-26 | Wagic, Inc. | Post lock tool holder for L-shaped wrenches |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2542448B2 (ja) | 1996-10-09 |
| US5170231A (en) | 1992-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0429368A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US11967616B2 (en) | Vertical silicon carbide power MOSFET and IGBT and a method of manufacturing the same | |
| Zeng et al. | Vertical Ga 2 O 3 MOSFET with magnesium diffused current blocking layer | |
| JP4843854B2 (ja) | Ｍｏｓデバイス | |
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2812832B2 (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| US4966860A (en) | Process for producing a SiC semiconductor device | |
| JPH039568A (ja) | 炭化珪素半導体装置 | |
| US7727904B2 (en) | Methods of forming SiC MOSFETs with high inversion layer mobility | |
| WO2000068474A1 (fr) | Plaquette en sic, dispositif a semiconducteur en sic et procede de fabrication de plaquette en sic | |
| JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH08505492A (ja) | 炭化ケイ素におけるパワーｍｏｓｆｅｔ | |
| WO2001018872A1 (en) | SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER | |
| JP5344873B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| Itoh et al. | Single crystal growth of SiC and electronic devices | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| Wan et al. | N-channel 3C-SiC MOSFETs on silicon substrate | |
| US20110062450A1 (en) | Silicon carbide semiconductor device | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JPS63289960A (ja) | 電界効果型半導体装置 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4042336B2 (ja) | 炭化珪素半導体素子 | |
| JPH039534A (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |