JPH0429433A - クロック抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル通信において、受信したデータスト
リームからクロック信号を再生するクロック抽出回路に
関する。

従来の技術 第３図は従来のクロック抽出回路の構成を示している。

第３図において、１１は微分回路であり、外部からの信
号が入力され、その出力は狭帯域フィルタ１２に接続さ
れている。さらに狭帯域フィルタ１２の出力は、波形整
形回路１３に入力されている。

次に上記従来例の動作について、第３図および第４図を
参照して説明する。入力データｆｅｔが微分回路１１で
微分され、入力データのエツジを検出してエツジ信号ｆ
１２が出力される。微分回路１１の出力が狭帯域フィル
タ１２に入力されると、クロック周波数成分以外は阻止
され、入力データｆ＋＋に同期したクロック信号ｆ１３
のみが出力される。次に狭帯域フィルタ１２から出力さ
れたクロック信号ｆ１３は、波形整形回路１３に人力さ
れ、波形整形されたあとクロック信号ｆ１４として出力
される。

このように、上記従来例のクロック抽出回路でも、人力
データからクロック信号を再生することができる。

発明が解決しようとする課題 しかしながら、上記従来のクロック抽出回路では、再生
しようとするクロック信号の周波数成分のみを通過させ
る狭帯域フィルタ１２が必要とされ、クロック信号の周
波数が高い、例えば２ＧＨｚ以上の狭帯域フィルタ１２
の製造が困難であるため、回路自体の実現が困難になる
という問題があった。

本発明は、このような従来の問題を解決するものであり
、製造困難な高周波用狭帯域フィルタを使用することな
く、クロック信号を再生することのできるクロック抽出
回路を提供することを目的とするものである。

課題を解決するための手段 本発明は、上記目的を達成するために、入力データのエ
ツジを検出するためのエツジ検出回路と、このエツジ検
出回路の出力を遅延させるとともに、その遅延量が入力
データのタイムスロットの整数倍異なる複数の遅延回路
と、この複数の遅延回路の出力の論理和を取る論理和回
路とを設け、クロック信号を再生できるようにしたもの
である。

作用 本発明は、上記のような構成により次のような作用を有
する。すなわち、入力データからエツジ検出回路でエツ
ジを検出してエツジ信号として出力し、上記エツジ信号
を遅延回路で遅延させる。

入力データにおいて同一符号の連続がＮ回以下の場合、
上記遅延の操作をＮ段の遅延回路で行ない、各段の出力
信号を全て同時に論理和の操作を行なうことによりクロ
ック信号を再生することができる。すなわち、入力デー
タから検出したエツジ信号を８段の遅延回路で遅延し、
各遅延回路の出力信号の論理和を取ることによりクロッ
ク信号を再生することができ、狭帯域フィルタを用いる
ことなくクロック信号を再生することができる。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において、１はエツジ検出回路であり、入力データ
ｆ１が入力され、その出力ｆ２は複数の遅延回路２のう
ちの初段の遅延回路Ｄ１および論理和回路３に入力され
ている。さらに、初段の遅延回路Ｄ１の出力は、次段の
遅延回路Ｄ２に入力され、出力ｆＢとなる。遅延回路２
がＮ段ある場合、初段の遅延回路Ｄ１の出力は、次々と
次段の遅延回路に人力され、Ｎ段目の遅延回路ＤＮまで
入力されるとともに、各段の遅延回路の出力は、論理和
回路３に人力される。

次に上記実施例の動作について説明する。上記実施例に
おいて、エツジ検出回路１が、第２図（ａ）に示すよう
な人力データｆ１のエツジを検出し、（ｂ）に示すよう
なエツジ信号ｆ２を出力すると、エツジ信号ｆ２は、初
段の遅延回路Ｄ１に人力されるとともに論理和回路３へ
入力される。

初段の遅延回路Ｄ１に入力したエツジ信号ｆ２は、遅延
回路Ｄ１によって入力データｆ１の１タイムスロット分
だけ遅延されて、（ｃ）に示すような信号ｆ８が出力さ
れる。このような初段の遅延回路Ｄ１の出力信号ｆ３は
、さらに次段の遅延回路Ｄ２に入力されるとともに、論
理和回路３へ入力される。このようにして、各段の遅延
回路の出力信号が、次々と次段の遅延回路に入力される
とともに、その出力が論理和回路３へ人力されることに
より、１タイムスロット分ずれた信号がＮ個得られ、こ
のＮ個の信号の論理和を論理和回路３で取ることにより
、最終的に第２図（ｄ）に示すようなりロック信号ｆ４
が出力される。

このように、上記実施例によれば、入力データｆ１のエ
ツジ信号をＮ段の遅延回路Ｄ１〜ＤＮにより遅延し、各
遅延回路Ｄ１〜ＤＮの出力信号の論理和を論理和回路３
で取ることにより、クロック信号ｆ４を再生することが
できる。すなわち、製造が困難な高周波用狭帯域フィル
タを使用せずに、高周波クロック信号を再生することが
できるという利点を有する。

発明の効果 本発明は、上記実施例から明らかなように、人力データ
のパルス信号のエツジを検出するエツジ検出回路と、こ
のエツジ検出回路の出力を複数段に遅延させる複数の遅
延回路と、各遅延回路の出力の論理和を取る論理和回路
とを備えているので、製造が困難な高周波用狭帯域フィ
ルタを使用することなく、クロック信号を再生すること
ができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるクロック抽出回路の
概略ブロック図、第２図は同実施例における各部の信号
波形図、第３図は従来のクロック抽出回路の概略ブロッ
ク図、第４図は従来のクロック抽出回路における各部の
信号波形図である。 １・・・エツジ検出回路、２・・・遅延回路、３・・・
論理和回路、１１・・・微分回路、１２・・・狭帯域フ
ィルタ、１３・・・波形整形回路。 代理人の氏名　弁理士　粟　野　重　孝　ばか１名実 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 入力データのパルス信号のエッジを検出するエッジ検出
   回路と、前記エッジ検出回路の出力を遅延させるととも
   にその遅延量が前記入力データのタイムスロットの整数
   倍異なる複数の遅延回路と、前記複数の遅延回路の出力
   の論理和を取る論理和回路とを備えたクロック抽出回路
   。