JPH04294545A - 半導体デバイスおよびその製造方法 - Google Patents

半導体デバイスおよびその製造方法

Info

Publication number
JPH04294545A
JPH04294545A JP3339183A JP33918391A JPH04294545A JP H04294545 A JPH04294545 A JP H04294545A JP 3339183 A JP3339183 A JP 3339183A JP 33918391 A JP33918391 A JP 33918391A JP H04294545 A JPH04294545 A JP H04294545A
Authority
JP
Japan
Prior art keywords
ribbon
region
semiconductor device
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3339183A
Other languages
English (en)
Other versions
JP2622047B2 (ja
Inventor
Richard H Lane
リチャード　ヘンリー　レイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04294545A publication Critical patent/JPH04294545A/ja
Application granted granted Critical
Publication of JP2622047B2 publication Critical patent/JP2622047B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般にトランジスタのエ
ミッタとコレクタとの間にアイソレーションフィールド
酸化物領域を設ける必要をなくしたバイポーラトランジ
スタを有する半導体デバイスを製造する方法に関する。
【０００２】
【従来の技術】シリコンバイポーラトランジスタは、し
ばしば、単一の多結晶シリコン層の別個の部分がトラン
ジスタのコレクタ、ベースおよびエミッタとのコンタク
トを形成する方法を使用して製造される。トランジスタ
のスイッチング速度を増大させるためには、エミッタは
、トランジスタの寄生能力を減少させるためにできる限
り小さく形成しなければならない。ホトリソグラフィー
技術は、得られるデバイスの寸法に対して本来低い制限
を設けている。それ故に、デバイスの寸法を減少させる
ためにホトリソグラフィーに依存しない技術が求められ
てきた。
【０００３】このような技術の一例がバートン（Ｂｕｒ
ｔｏｎ）氏に発行された米国特許第４，７２２，９０８
　号明細書に例示されている。この米国特許には、下層
のベース領域およびエミッタ領域を形成するためのドー
パント源の役目をなしかつこれらのデバイスのためのコ
ンタクトの役目をするポリシリコン側壁部が形成され、
ポリシリコン側壁部の厚さが慣用のポリシリコン付着技
術により正確に制御可能でありかつ下層のデバイス領域
の幅を決定するバイポーラトランジスタ製造方法が開示
されている。この方法を使用して約０．０５ミクロンの
幅を有するデバイスが得られ、これは慣用のホトリソグ
ラフィー技術を使用して得られる約１ミクロンの幅の制
限に対して非常に大きな改良となる。
【０００４】
【発明が解決しようとする課題】バトーン氏の米国特許
に記載の方法には、いくつかの欠点がある。第一に、こ
の設計では、トランジスタのコレクタコンタクト領域と
エミッタとの間にこれらの間の短絡を阻止するために付
加的なアイソレーションフィールド酸化物領域を形成す
ることが必要である。その結果、トランジスタ構造が特
にコンパクトでなくなる。第二に、狭いエミッタを形成
するために使用される同じポリシリコン側壁形成技術が
ベースコンタクトを形成するためにも使用される。その
結果、ベースコンタクトもまた狭く、したがってベース
コンタクトの抵抗が増大する。したがって、狭いエミッ
タから得られる動作速度の増大とベースコンタクトの抵
抗の望ましくない増大との間に同時に達成できないかね
合いがある。
【０００５】
【課題を解決するための手段】したがって、上記に鑑み
、本発明の一つの目的は、コンパクトなトランジスタ構
造が得られる改良された半導体デバイスを製造する方法
を提供することにある。
【０００６】本発明の別の一つの目的は、ある重要なデ
バイスの寸法をホトリソグラフィーに依存しない技術に
より確立することにより極めて小さくすることができる
改良された半導体デバイスの製造方法を提供することに
ある。
【０００７】本発明のこれらの目的およびその他の目的
は、コレクタとエミッタとの間にアイソレーションフィ
ールド酸化物領域を設ける必要をなくし、それによりト
ランジスタのサイズをかなり減少させる半導体デバイス
製造方法により達成される。
【０００８】この方法においては、コレクタコンタクト
領域は、基体の活性単結晶半導体部分内に（少なくとも
部分的に）形成され、その後絶縁材料の層が基体上に形
成される。非絶縁材料のアイランドが絶縁層の一部分上
に形成され、そして表面に隣接したベース領域がアイラ
ンドにより蔽われていない活性部分の一部分に形成され
る。
【０００９】非絶縁材料の薄いリボンがアイランドの第
１側壁部に沿って形成されかつベース領域と接触する。 このリボンは該リボンの下方のベース領域の一部分内に
表面と隣接したエミッタ領域を形成するために使用され
る。
【００１０】非絶縁材料のアイランドの下方の絶縁層の
残りの部分およびコレクタコンタクト領域の上方の非絶
縁材料の第２側壁リボンはエミッタ領域およびコレクタ
領域を相互に電気的に絶縁して、それによりこれらの二
つの領域の間の基体にアイソレーション領域を設ける必
要をなくすことができる。その結果、例えば、バートン
の米国特許に記載の構造よりもかなりコンパクトなトラ
ンジスタ構造が得られる。そのほかに、エミッタ領域を
形成するために使用される薄い側壁リボンがベースコン
タクトの形成に使用されず、その結果、ベースコンタク
トは依然として比較的に大きく、したがって、その抵抗
は小さい。
【００１１】
【実施例】本発明の前記の目的、特徴および利点ならび
に付加的な目的、特徴および利点は添付図面について記
載した好ましい一実施例の以下の詳細な説明からさらに
明らかになろう。
【００１２】さて、本発明のさらに詳細な考慮すべき事
項について述べると、図１ないし図１１は本発明による
コンパクトなバイポーラトランジスタ構造１０を構成す
るために使用される製造工程を例示している。特に、図
１は埋込みコレクタ領域としての役目をするｎ＋埋込み
層１２が慣用の技術により形成された単結晶シリコン基
体１１を示す。シリコン基体１１および埋込み層１２の
頂部上には、極めて平坦な上面１５を有する活性単結晶
シリコンデバイス部分１４を含むｎエピタキシャル層が
形成されている。図１に第１部分１６および第２部分１
７を示した平坦化された環状のアイソレーションフィー
ルド酸化物領域が活性デバイス部分１４を横方向に包囲
している。
【００１３】活性デバイス部分１４においては、アイソ
レーションフィールド酸化物部分１７の隣りにｎ＋コレ
クタコンタクト領域１８が設けられている。コレクタコ
ンタクト領域１８は上面１５から活性領域１４を通して
埋込みコレクタ領域１２まで下方に延びている。
【００１４】二酸化珪素の層２０が上面１５に沿って付
着されまたは熱成長せしめられる。もしも二酸化珪素の
層２０が熱成長せしめられると、層２０によるフィール
ド酸化物部分１６および１７の被覆が最小になる。それ
故に、図１ないし図９に例示した部分１６および１７上
の二酸化珪素の層２０の厚さがかなり誇張して示してあ
ることに留意すべきである。
【００１５】二酸化珪素の層２０を形成する方法におい
ては、上面１５のうちの小部分が除去されることに留意
すべきである。字義どおりの意味で述べると、コレクタ
コンタクト領域１８が上面１５と隣接して形成されると
きに、二酸化珪素の層２０の形成後にコレクタコンタク
ト領域１８が隣接するのは同じ上面ではない。しかしな
がら、この説明の目的のために、上面１５は、製造方法
のある特定の工程が実施されるときに存在する活性部分
１４のすべての上面であると定義することにする。
【００１６】二酸化珪素の層２０の頂部上には、非単結
晶シリコン（アモルファスシリコンまたはポリシリコン
）の層２２が付着される。非単結晶シリコン層２２は、
好ましくは、以下に述べる理由から、ｎ＋不純物、例え
ば、砒素が添加される。
【００１７】次に、図２に例示したように、非単結晶シ
リコン層２２上に中央に配置されたホトレジストアイラ
ンド２４を形成するために、慣用のホトレジストマスキ
ング工程が使用される。その後、非単結晶シリコン層２
２が図３に例示したようにエッチングされ、そしてホト
レジストアイランド２４が剥離されて中央に配置された
非単結晶シリコンアイランド２６を形成する。
【００１８】さて、図４を参照すると、非単結晶シリコ
ンアイランド２６の一部分およびコレクタコンタクト領
域１８上にベース移植片用のマスクとして作用するホト
レジスト層２８を形成するために、別のホトレジストマ
スキング工程が使用される。その後、ドーパントが活性
部分１４中に移植されて、上面１５に隣接してＰベース
領域３０を形成する。ドーパントの用量はｎ＋非単結晶
シリコンアイランド２６へのいかなる影響をも回避する
ために十分に少なくしてある。図４に例示したように、
活性部分１４のｎ−物質はベース領域３０をコレクタコ
ンタクト領域１８から横方向に離隔している。
【００１９】次に、図５に例示したようにベース領域３
０上の二酸化珪素の層２０の部分が非単結晶シリコンア
イランド２６をエッチングしないドライエッチングによ
りエッチングされ、除去される。所望されれば、図４お
よび図５に例示した工程を逆にして、二酸化珪素の層２
０をエッチングした後にベース領域３０を形成すること
ができることに留意すべきである。
【００２０】次に、ホトレジスト層２８が図６に例示し
たように剥離され、そしてデバイスが短時間または迅速
な熱アニールにさらされてドーパントが添加されたベー
ス領域３０内のイオンを活性化させる。
【００２１】さて、図７を参照すると、次の工程はトラ
ンジスタ構造１０の頂面全体にわたって２００オングス
トロームないし５０００オングストロームの範囲内の厚
さを有する非単結晶シリコンの薄層３２を付着させるこ
とである。非単結晶シリコン層３２は、もしもアイラン
ド２６にそれ程ドーパントが添加されていなければ、ｎ
＋ドーパント、例えば、砒素を添加することができる。
【００２２】次に、図８に例示したように、薄い非単結
晶シリコン層３２のすべての水平方向の部分および二酸
化珪素の層２０のいかなる下層の残りの部分が異方性エ
ッチングされてアイランド２６の側壁部に沿って第１お
よび第２の非単結晶シリコン側壁リボン３４および３６
を形成する。第１側壁リボン３４はベース領域３６と接
触するように延び、一方第２側壁リボン３６は二酸化珪
素の層２０のみと接触するように延びている。その後、
側壁リボン３４および３６は、アニールされて砒素ドー
ピングをアイランド２６または第１側壁リボン３４を通
してベース領域３０中に注入され、それにより上面１５
と隣接してｎ＋エミッタ領域４０を形成する。ｎ＋エミ
ッタ領域４０のサイズは第１側壁リボン３４の厚さに正
比例する。
【００２３】図９ないし図１１に例示した方法の最終工
程はトランジスタ構造１０のためのコンタクトを規定し
かつ形成することである。先づ、二酸化珪素または窒化
珪素の厚い等角の誘電体層４２がトランジスタ構造１０
の頂面上に付着され、そして二酸化珪素の層２０のいか
なる下層の部分と共にプラズマエッチングされる。この
プラズマエッチングは種々のシリコン層のいかなる部分
をもエッチングするものではなく、第１および第２の側
壁絶縁スペーサ４４および４６を残す。これにより、ア
イソレーションフィールド酸化物領域の第１部分１６と
第１スペーサ４４との間にベース領域３０の露出部分４
８と、第２スペーサ４６とアイソレーションフィールド
酸化物の第２部分１７との間にコレクタコンタクト領域
１８の露出部分５０が残る。それ故に、露出部分４８お
よび５０のサイズはスペーサ４４および４６のそれぞれ
の厚さにより決定される。
【００２４】次に慣用の金属被覆形成方法、例えば、珪
化物形成方法が使用されて、ベース領域３０、アイラン
ド２６およびコレクタコンタクト領域１８のそれぞれの
露出部分上に複数個の金属化領域５２、５４および５６
が形成され、その後ベース、エミッタおよびコレクタの
コンタクトが形成される。珪化物形成方法の工程は基体
１１全体の上に金属のブランケットを付着させ、次いで
金属を露出したシリコン領域と反応させる焼結工程を行
なって珪化物を形成することを含む。最後に、種々の絶
縁領域における反応していない金属が選択的に剥離され
て珪化物の領域のみを残す。
【００２５】その結果、得られたバイポーラトランジス
タ構造１０はいくつかの理由から有利である。第一に、
このトランジスタ構造は、コレクタをエミッタから絶縁
するために中央に配置されるフィールド酸化物領域が必
要でないので、従来のトランジスタ構造よりもかなりコ
ンパクトである。そのかわりに、二酸化珪素の層２０が
コレクタとエミッタとの間を絶縁する作用をする。また
、ベースコンタクトのサイズは、ベースコンタクトの抵
抗を増大させないでエミッタ領域４０をできるだけ小さ
く形成することができるように、エミッタ領域４０を形
成するために使用された側壁リボン３４の幅により制御
されない。
【００２６】以上、本発明を好ましい一実施例について
開示したが、種々の変更および変型を特許請求の範囲に
記載した本発明の範囲から逸脱することなく実施しうる
ことは理解されよう。例えば、開示した実施例がＮＰＮ
バイポーラトランジスタの製造に関しているが、同じ方
法をＰＮＰトランジスタの構成にも適用できることは容
易に明らかであろう。また、この明細書に記載した好ま
しい実施例は埋込みコレクタ領域を有する垂直なバイポ
ーラトランジスタの構造に関するものであるが、本発明
の概念をその他のトランジスタ構造、例えば、埋込みコ
レクタ領域を有していない横方向のデバイスにも適用で
きることは理解されよう。
【図面の簡単な説明】
【図１】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図２】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図３】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図４】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図５】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図６】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図７】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図８】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図９】本発明によるバイポーラトランジスタの一連の
製造工程を例示したシリコン基体の横断面側面図である
。
【図１０】本発明によるバイポーラトランジスタの一連
の製造工程を例示したシリコン基体の横断面側面図であ
る。
【図１１】本発明によるバイポーラトランジスタの一連
の製造工程を例示したシリコン基体の横断面側面図であ
る。
【符号の説明】
１０　　バイポーラトランジスタ構造 １１　　基体 １４　　活性デバイス部分 １５　　上面 １６　　第１酸化物領域 １７　　第２酸化物領域 １８　　コレクタコンタクト領域 ２０　　二酸化珪素の層 ２６　　アイランド ３０　　ベース領域 ３２　　非単結晶シリコン層 ３４　　第１リボン ３６　　第２リボン ４０　　エミッタ領域 ４２　　誘電体層 ４４　　絶縁スペーサ ４６　　絶縁スペーサ ５２　　金属化領域 ５４　　金属化領域 ５６　　金属化領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】　　バイポーラトランジスタを有する半導
    体デバイスを製造する方法において、 ａ）上面を有する活性単結晶半導体部分を備えた基体内
    にコレクタ領域（１４）を形成し、前記コレクタ領域は
    前記上面と隣接しかつ少なくとも部分的に前記活性部分
    内に配置されたコレクタコンタクト領域（１８）を含み
    、 ｂ）前記活性部分の前記上面に沿って絶縁層（２０）を
    形成し、 ｃ）前記絶縁層の一部分上に非絶縁材料のアイランド（
    ２６）を形成し、 ｄ）前記活性部分の一部分にベース領域（３０）を前記
    上面と隣接して形成し、 ｅ）前記ベース領域（３０）の位置の上に延びる前記絶
    縁層（２０）の露出部分を除去し、 ｆ）前記アイランド（２６）の第１側壁部に沿って非絶
    縁材料の第１リボン（３４）を形成して、それにより前
    記第１リボン（３４）を前記ベース領域（３０）に沿っ
    て前記活性部分と接触させ、そして ｇ）前記第１リボンの下方の前記ベース領域の一部分に
    エミッタ領域（４０）を前記上面と隣接して形成する諸
    工程を含む半導体デバイスの製造方法。
  2. 【請求項２】　　請求項１に記載の半導体デバイスの製
    造方法において、さらに、前記アイランドの第２側壁部
    に沿って非絶縁材料の第２リボンを形成して、それによ
    り前記第２リボンを少なくとも前記絶縁層により前記活
    性部分から隔離する工程を含み、前記第２リボンが前記
    第１リボンよりも前記コレクタコンタクト領域に近く配
    置される半導体デバイスの製造方法。
  3. 【請求項３】　　請求項２に記載の半導体デバイスの製
    造方法において、非絶縁材料の第１リボンおよび第２リ
    ボンを形成する工程がさらに、 （ｉ）前記基体、アイランドおよび絶縁層上に非絶縁材
    料の薄層を付着させ、そして （ｉｉ）　前記アイランドの第１側壁部および第２側壁
    部のそれぞれに沿って前記第１リボンおよび第２リボン
    のみが残るまで前記薄層を異方性にエッチングすること
    を含む半導体デバイスの製造方法。
  4. 【請求項４】　　請求項３に記載の半導体デバイスの製
    造方法において、前記リボンおよび前記アイランドが主
    として非単結晶半導体材料からなる半導体デバイスの製
    造方法。
  5. 【請求項５】　　請求項４に記載の半導体デバイスの製
    造方法において、前記第１リボンおよび第２リボンのそ
    れぞれと隣接しかつ前記ベース領域および前記コレクタ
    コンタクト領域の部分の上方にそれぞれ配置された第１
    誘電体スペーサおよび第２誘電体スペーサを形成する工
    程を含む半導体デバイスの製造方法。
  6. 【請求項６】　　請求項５に記載の半導体デバイスの製
    造方法において、第１誘電体スペーサおよび第２誘電体
    スペーサを形成する工程がさらに、 （ｉ）前記基体、アイランドおよび絶縁層の上に誘電体
    層を形成し、そして （ｉｉ）　前記誘電性絶縁層をエッチングして、それに
    より前記第１誘電体スペーサおよび第２誘電体スペーサ
    を形成することを含む半導体デバイスの製造方法。
  7. 【請求項７】　　請求項５に記載の半導体デバイスの製
    造方法において、前記スペーサにより蔽われていない前
    記アイランドならびに前記ベース領域および前記コレク
    タコンタクト領域の一部に、エミッタ、ベースおよびコ
    レクタの各金属化領域を珪化物形成方法により形成する
    工程を含む半導体デバイスの製造方法。
  8. 【請求項８】　　請求項１に記載の半導体デバイスの製
    造方法において、エミッタ領域を形成する工程が前記基
    体をアニールし、そしてそれにより前記第１リボン内の
    ドーパントを前記ベース領域中に注入して前記エミッタ
    領域を形成することを含む半導体デバイスの製造方法。
  9. 【請求項９】　　請求項１に記載の半導体デバイスの製
    造方法において、エミッタ領域を形成する工程が前記基
    体をアニールし、そしてそれにより前記アイランド内の
    ドーパントを前記第１リボンを通して前記ベース領域中
    に注入して前記エミッタ領域を形成することを含む半導
    体デバイスの製造方法。
  10. 【請求項１０】　　バイポーラトランジスタ構造を有す
    る半導体デバイスにおいて、 ａ）上面を有する活性単結晶半導体部分を備えた半導体
    基体と、 ｂ）前記活性部分において前記上面と隣接して形成され
    たベース領域と、 ｃ）前記ベース領域において前記上面と隣接して形成さ
    れたエミッタ領域と、 ｄ）前記基体内に前記上面と隣接して形成されたコレク
    タコンタクト領域と、 ｅ）前記上面上に配置されかつ前記エミッタ領域まで下
    方に延びる非絶縁材料の薄い第１リボンと、ｆ）前記第
    １リボンと隣接して前記基体上に配置されかつ前記コレ
    クタコンタクト領域を部分的に蔽う絶縁層と、 ｇ）前記絶縁層の一部分上に配置されかつ前記第１リボ
    ンと隣接した第１側壁部および第２側壁部を有する非単
    結晶半導体材料のアイランドと、 ｈ）前記絶縁層上に前記第２側壁部と隣接して配置され
    た非絶縁材料の薄い第２リボンと、 を備えた半導体デバイス。
JP3339183A 1990-12-26 1991-12-24 半導体デバイスおよびその製造方法 Expired - Lifetime JP2622047B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/633906 1990-12-26
US07/633,906 US5204275A (en) 1990-12-26 1990-12-26 Method for fabricating compact bipolar transistor
US7/633906 1990-12-26

Publications (2)

Publication Number Publication Date
JPH04294545A true JPH04294545A (ja) 1992-10-19
JP2622047B2 JP2622047B2 (ja) 1997-06-18

Family

ID=24541622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3339183A Expired - Lifetime JP2622047B2 (ja) 1990-12-26 1991-12-24 半導体デバイスおよびその製造方法

Country Status (4)

Country Link
US (1) US5204275A (ja)
EP (1) EP0493853B1 (ja)
JP (1) JP2622047B2 (ja)
DE (1) DE69131093T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
BE1007670A3 (nl) * 1993-10-25 1995-09-12 Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een halfgeleiderzone wordt gevormd door diffusie vanuit een strook polykristallijn silicium.
FR2716294B1 (fr) 1994-01-28 1996-05-31 Sgs Thomson Microelectronics Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques.
US6528861B1 (en) * 2001-06-15 2003-03-04 National Semiconductor Corporation High performance bipolar transistor architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200568A (ja) * 1987-01-30 1988-08-18 テキサス　インスツルメンツ　インコーポレイテツド Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
JPS6445164A (en) * 1987-08-13 1989-02-17 Hitachi Ltd Semiconductor device
JPH01291461A (ja) * 1988-05-18 1989-11-24 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH02126642A (ja) * 1988-11-07 1990-05-15 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712125A (en) * 1982-08-06 1987-12-08 International Business Machines Corporation Structure for contacting a narrow width PN junction region
JPS59220968A (ja) * 1983-05-31 1984-12-12 Fujitsu Ltd 半導体装置の製造方法
US4641170A (en) * 1983-12-12 1987-02-03 International Business Machines Corporation Self-aligned lateral bipolar transistors
JPS60216581A (ja) * 1984-04-12 1985-10-30 Fujitsu Ltd 半導体装置の製造方法
JPS60216580A (ja) * 1984-04-12 1985-10-30 Fujitsu Ltd 半導体装置の製造方法
JPS61237466A (ja) * 1985-04-15 1986-10-22 Canon Inc バイポ−ラトランジスタの製造方法
US4678537A (en) * 1985-05-23 1987-07-07 Sony Corporation Method of manufacturing semiconductor devices
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
DE3787110D1 (de) * 1986-03-21 1993-09-30 Siemens Ag Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung.
JPS62243361A (ja) * 1986-04-15 1987-10-23 Matsushita Electronics Corp 半導体装置の製造方法
US4722908A (en) * 1986-08-28 1988-02-02 Fairchild Semiconductor Corporation Fabrication of a bipolar transistor with a polysilicon ribbon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200568A (ja) * 1987-01-30 1988-08-18 テキサス　インスツルメンツ　インコーポレイテツド Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
JPS6445164A (en) * 1987-08-13 1989-02-17 Hitachi Ltd Semiconductor device
JPH01291461A (ja) * 1988-05-18 1989-11-24 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH02126642A (ja) * 1988-11-07 1990-05-15 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2622047B2 (ja) 1997-06-18
DE69131093D1 (de) 1999-05-12
EP0493853A1 (en) 1992-07-08
US5204275A (en) 1993-04-20
EP0493853B1 (en) 1999-04-07
DE69131093T2 (de) 1999-10-14

Similar Documents

Publication Publication Date Title
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
EP0088922B1 (en) A method of forming electrodes and wiring strips on a semiconductor device
US4318751A (en) Self-aligned process for providing an improved high performance bipolar transistor
JP3301062B2 (ja) 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法
US4897703A (en) Recessed contact bipolar transistor and method
JPS6226590B2 (ja)
JP3261127B2 (ja) バイポーラトランジスタ及びその製造方法
US5061646A (en) Method for forming a self-aligned bipolar transistor
JPS61276262A (ja) 突起部を有する半導体デバイス構造体及びその製造方法
JP3132101B2 (ja) 半導体装置の製造方法
EP0518611B1 (en) Method of fabricating a semiconductor structure having MOS and bipolar devices
US4992843A (en) Collector contact of an integrated bipolar transistor
EP0786816B1 (en) Bipolar transistor having an improved epitaxial base region and method of fabricating the same
JP2002533924A (ja) 半導体部材とその製造方法
JPS6362270A (ja) ポリシリコンのリボンを具備するバイポ−ラトランジスタの製造
JP2587444B2 (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
US7534680B2 (en) Bipolar transistor, BiCMOS device, and method for fabricating thereof
US5396099A (en) MOS type semiconductor device having a high ON current/OFF current ratio
JPH0241170B2 (ja)
US6287929B1 (en) Method of forming a bipolar transistor for suppressing variation in base width
US4721685A (en) Single layer poly fabrication method and device with shallow emitter/base junctions and optimized channel stopper
JP2622047B2 (ja) 半導体デバイスおよびその製造方法
KR19990071491A (ko) 적어도 하나 이상의 mos 트랜지스터를 가진 집적 회로장치를 제조하기 위한 방법
JPH0744184B2 (ja) シリサイド接触を有するバイポーラ半導体デバイスの製造方法
JP2565162B2 (ja) バイポ−ラトランジスタおよびその製造方法